BYTE | McGRAW-HILL

Construa su minio Microcomputador





STEVE CLANCIA

Construa o seu próprio microcomputador Z80



Valorize sua formação profissional, seu futuro, sua consciência

Construa o seu próprio microcomputador Z80

STEVE CIARCIA

Tradução

Edson Bonfun de Souza

Paulo Salgueiro R Franco

Revisão Técnica Arnaldo Milstein Mefano Professor Assistente do Departamento de Eletrônica da Faculdade de Engenhária – UFRJ

MAKRON Books do Brasil Editora Ltda. Editora McGraw-Hill Ltda. São Paulo Rua Tabapua, 1105, Itaim-Bibi CEP 04533 (011) 829-8604 e (011) 820-8528

Rio de Janeiro ● Lisboa ● Porto ● Bugota ● Buenos Aires ● Guatemala ● Madrid ● México ● New York ● Panamā ● San Juan ● Santiago

Auckland • Hamburg • Kuala Lumpur • London • Milan • Montreal • New Delhi • Paris • Singapore • Sydney • Tokyo • Toronto Do original

Build Your Own Z80 Computer

Copyright @ 1981 by Steve Ciarcia.

Copyright © 1984 da Editora McGraw-Hill do Brasil. Ltda

Todos os direitos para a lingua portuguesa reservados pela Editora McGraw-Hill do Brasil, Ltda.

Nenhumi parte desta publicação poderá ser reproduzida, guardada pelo sistema retrieval ou transmitida de qualquer modo ou por qualquer outro meio, seja este eletronico, mecánico, de fotocópia, de gravação, ou outros, sem prévia autorização, por esento, da Editora.

Conselho Editorial: Prof. Castão de Almeida Rocha (UERJ)

Prof. Oscar Benedicto Junior (FATEC)

Prof. João José Neto (USP)

Prof. Acraldo Milstein Mefano (UERI)

Eng? Paulo Borelli

Composição e Arte: Brasil Artes Gráficas Leda

Capa: Viviane Mathamé

C495z

CIP-Brasil, Catalogação na Publicação Câmera Brasileira do Livro, SP

Cinica, Steve.

Constitue o seu proprio computador usando o MP-Z80 / Steve Ciarcia: tradução Edeor. Borrior de Souza. Paulo Salgueiro R. Franco; revisão técnica Arnaldo Milstein Melano. São Paulo: McGraw-IEE do Brasil, 1984.

Computadores eletrônicos digitais - Manual para amadores, 2. Z-80 (Computador) I Hitulo.

83-1580

17. CDD-621.381958 18. -621.3819582

Indices para catálogo sistemático:

- Computadores eletronicos digitais: Manual para amadores. Engenharia 621,381958(17.) 621,3819582(18.)
- Modelo Zilog Z-80: Computadores digitais: Construção: Engenharia eletrônica 621,381958(17.) 621.3819582(18.)
- 3 Z-80: Modelo Zilog: Computadores digitais: Construção: Engenharia eletrônica 621.381958(17.) 621.3819582(18.)

Para minha espasu Joyce. Steve Sunderland, e Judy e Lloyd Kishinsky

SUMÁRIO

Introdução						
Capítulo I	Fonte de alimentação	4.				
Capítulo 2	O básico do processador central	20				
Capítulo 3	O microprocessador Z80	25				
Capítulo 4	Construa o seu próprio computador - Comece com o básico	94				
Capitulo 5	Os periféricos básicos	130				
Capítulo 6	O software do monitor	149				
Capítulo 7	Programando uma EPROM	168				
Capitulo 8	Conectando o PAZ com o EXTERIOR	176				
Capítulo 9	Construa um terminal TRC	203				
Apendice A	Técnicas de Construção/Montagem					
Apendice B	Códigos ASCII	220				
Apendice C	Folhas de Especificação do Fabricante					
	C1 2708.8K (1K X 8) UV Erusable PROM (PROM Apagável por UV)	225				
	C2 2716 16K (2K × 8) UV Frasable PROM (PROM Apagavel por UV)	229				
	C3 2102A 1K X 1 Bit Static RAM (RAM Estática)	234				
	C4 2114A 1024 X 4 Bit Static RAM (RAM Estatica)	239				
	C5 8212 8-Bit Input/Output Port (Porta de E/S)	243 253				
	C6 KR2376-XX Keyboard Encoder Read Only Memory (ROM Codificators para Teclado)	433				
	C7 COM2017 Universal Asynchronous Receiver/Transmitter UART (Transmissor/Receptor	257				
	Universal Assinctono)	421				
		265				
	Vídeo CRT) C9 CRT 8002 Video Display Attributes Controller (Controlledor de Atributos de Vídeos					
	CRT e Gerador de Video)	274				
	C10 COM8046 Baud Rate Generator (Gerador da Taxa de Baud)	284				
	CIA COMPANY DONE HORE DESIGNATION LANGUAGE AND ASSESSED.	1				

Apéndice D	Sistema Operacional do PAZ	291
Apéndice E	Especificações Técnicas da CPU Z80	303
	El Especificações Elétricas	305
	E2 Temporização de CPU	310
	E3 Sumário do Conjunto de Instruções	318
Glossário	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	323
Indice Analit	60	327

INTRODUÇÃO

He alguns anos atras quando foram introduzidos os interoprocessadores, os entusiastas de computador e engenheiros elétricos eram os mesmos: aqueles de nos que viveram somente para soldar, aquecidos em nossa giória. Agora, porém, os preços de sistemas completamente montados e embalados tém-se nivelado. Hoje qualquer um com interesse pode possuir e operar um computador. A compra de um computador hoje em dia é similar à compra de um aparelho de televisão e a chase dos entimisstas do computador tem anmentado muito.

Como qualquer movimento popular, a literatura disponivel reflete o interesse da maioria dos seguidores.

De acordo com a popularização do computador, a êntase têcnica nos computadores de estante está afastada do projeto de hardware. Por outro lado, muitos livros sobre computador, com textos introdutórios do tipo COMO FUNCIONAM AS PORTAS LÓGICAS, tratam o microcomputador de forma por demais samplista, como se fosse um livro de receitas, muitas vezes omitindo os ingredientes principais. Geralmente, as únicas alternativas são os textos de engenharia ou os jornais especializados, nem sempre fáceis de se compreender.

Há alguns anos eu venho escrevendo uma coluna na revista BYTE, é a resposta dos leitores tem mostrado que ainda existe um grande interesse nos projetos de hardware e projetos Faça-você-mesmo. Ao mesmo tempo, eu fico apreensivo com a carência de material para esse pessoal. Muitas correspondências vém de estudantes de escolas técnicas ou secundárias que leram todas as descrições e estudaram os diagramas de blocos, mas que desejam respostas práticas e exemplos de sistemas. Infelizmente, existem poucos livros que eu possa sugerir.

CONSTRUA O SEU PRÓPRIO COMPUTADOR USANDO O MP-Z80 é um tivio escrito para indivíduos tecnicamente médios que estão interessados em saber como é um microcomputador por dentro. É para pessoas que já tenham um entendimento básico de eleitônica, e que desejam construir um computador em vez de comprar. Não é um livro de introdução á eleitônica, que inicia pela descrição das portas lógicas, nem é, por outro lado, um texto escrito somente para estudantes de engenharia. Servindo para educar o curioso, o objetivo deste livro é apresentar uma análise prática, passo-a-passo, da arquitetura de um computador digital, e os detalhes de construção de um completo e funcional microcomputador.

() computador a ser construido é chamado Processador de Aplicações Z80-PAZ. Ele está baseado no componente microprocessador Z80 da Zilog. Esse componente foi escolhido tomando-se por base sua eficácia e baixo custo, como os outros componentes do PAZ. Para ajudar o entusiasta caseiro, e para aqueles experimentadores que preferen começar um livro pelo final, eu listei no Apéndice A uma companhia que fornece os EPROMs programados (ERASABLE-PROGRAMMABLE READ-ONLY MEMORY). En estruturai o livro como uma sequência lógica de marco de construção entremeada por discussões práticas da teoria de operação. Meu propósito é duplo: ajudar um construtos potencial a ganhar confiança, e tomar o material mais apetitoso através de exemplos concretos.

Este é basicamente um manual de construção: subsídios consideráveis são dados para os "porquês" e "comos" do projeto do computador. Ao leitor são expostos vários assuntos, incluindo: as arquiteturas internas de micro-processadores selecionados, mapeamento de memória, interface de entrada/saída, fontes de alimentação, comunicação com perifériço, e programação Todos os discursos tentam tornas o leitor inteirado dos efeitos de cada componente individual no sistema total. Embora en tenha documentado os detalhes específicos do computador PAZ, é munha intenção (e a premissa do livro) que o leitor seja capaz de configurar um computador. O PAZ é uma ferramenta experimental que pode ser expandida para ir de encontro a ima variedade de uplicações

O PAZ é construído como uma sério de subsistemas que podem ser testados e exercitados independentemente, O primeiro item a ser construído é a fonte de alimentação. Esta é uma boa maneira de testar habilidade e prover de imediato uma realimentação para uma construção bem sucedida. As três fontes de tensão são protegidas em temperatura e sobretensão e têm uma corrente adequada para a expansão do sistema PAZ.

Depois, o leitor aprende por que o Z80 foi escolhido para o PAZ e considerações de arquitetura que afetam a seleção de componentes em outros subsistemas. Um capítulo inteno é devorado ao integrado Z80. Cada sinal de controle é explicado em detalhe e cada instrução é cuidadosamente documentada.

A construção de handware prossegue em estágios com textes intermediários para assegurar o sucesso da montagem. Os elementos básicos do computador são montados primeiro e então testados. O leitor selectoria quais periféricos estão para ser adicionados. O livro contém seções de construção de um mostrador hexadecimal, tecledo, programador de EPROM, interface serial RS-232C, sistema de gravação em casaste, e um terminal de video e mais um capítulo relativo a interface do PAZ com sinais analógicos. En forneço circuitos específicos que podem converter o PAZ em um sinterizador de voz digital ou um sistema de aquasição de dados.

Um monitor de software especial de 1K (1024 BYTES) onordena as atividades básicas do computador e dos periféricos. O software o explicado através de fluxogramas e listagens. Com este monitor o PAZ pode funcionar como um terminal de computador, um controbidor, ou um astema de desenvolvimento de software.

Construa o sou próprio Computador usando o MP-Z80 é um livro para pessoas de hardware. Da fonte ao processador central, este livro é escrito para pessoas que querem entender o que elas constroem.

Steve Ciarcia Maio, 198)

N.T.: Por serem algumas figuras cópias de manual, certos termos e até mesmo figuras inteiras não estão traduzidos, pois em português não terram significado.

CAPITULO 1

FONTE DE ALIMENTAÇÃO

Não há mistêrio nenhum em construir-se um cartão com um processador central, memória e algumas entradas e saídas, e chamá-io de computador. Porém, a partir do momento em que você liga a chave de alimentação do computador, o sistema passa a ser completamente dependente da operação adequada da sua fonte de alimentação. Um fivro que se preocupe com a construção de um computador, desde o principio, seras completamente inadequado sem uma descrição de como construir uma fonte de alimentação adequada.

Muito se tem escrito sobre fontes de alimentação e corrente contínua (CC), conversores de CC para CC e CA para CC, reguladores de derivação e chaveamento, transformadores de tensão constante e assim por diante. Não é munha intenção fazer uma fonte de alimentação que satisfaça a todas as aplicações. Em vez disto, esboçarei o projeto da fonte de alimentação CC específica que usaremos para alimentar α Processador de Aplicações ZSO (PAZ).

Em grandes computadores, as fontes CC fornecem enormes quantidades de potência para suprir milhares de circuiros lógicos; por necessidade, os fabricantes escolhem os métodos mais eficientes de conversão de potência. Estes métodos detalhados seriam eustosos e difíceis de se construir em um protótipo. Felizmente, a potência necessária para o PAZ é bem menor do que aquela para os grandes computadores; portanto podemos aproveitar as vantagens dos métodos dos modelos estabilizados e incorporarmos os últimos avanços da tecnologia dos reguladores. A figura 1.1 é um diagrama de blocos da fonte de alimentação para o PAZ.

Cada uma das três fontes CC necessirias para alimentação do PAZ consiste em três módulos básicos: uma seção de transformação para reduzir a tensão de 120 VCA da linha para uma tensão mais baixa usada pelo computador; um retificador com filtro de entrada para converter CA em CC com baixa ondulação; e um regulador que estabiliza a saída em um nível de tensão fixado. O circuito de proteção para sobretensão será discutido separadamente.

As especificações do transformador e do filtro de entrada são quase sempre negligenciadas pelos hobistas que passam por cima das consequências de um filtro pobremente projetado. Isto é causado, em parte, pela abundância de informações técnicas circuladas pelos fabricantes de semicondutores, exaltando as virtudes de seus circuitos reguladores. Pessoas desavisadas poderão concluri, a partir destes folhetos de publicidade, que a seção de regulação de uma fonte de alimentação é a única parte que merece consideração; realmente, on avanços nos projetos de reguladores e o advento dos reguladores de três terminais e alta potência têm reduzido a necessidade da aplicação de dispositivos analógicos. No passado componentes adicionais e consideráveis cálculos eram necessários para se produzir um regulador de tensão adequado; hoje, entretanto, a maioria destes reguladores pode ser acomodada em um único e compacto dispositivo. Porém a seção do filtro de entrada não deve ser desprezada e ainda requer consideração e importância para cada aplicação.




Figura L.1 Um diagrama de bloco de sonte de alimentação basica para o processador de aplicações 280 (PAZ)

Existem três fontes de tensão necessárias para a operação do PAZ. Cada fonte possui um filtro de entrada. Devido a fonte de + SV ser a mais importante ela receberá maior atenção. Para o propôsito desta discussão, dividiremos a fonte em duas seções: transformados e filtro de entrada, e regulador de saída.

A figura 1.2 mostra um diagrama de bloco de um filtro de entrada básico. Em sua forma mais simples, ele é constituído de três componentes que funcionam da seguinte forma:

- Um transformador que isola a fonte de alimentação propriamente dita da linha de alimentação CA, e reduz a entrada de 120 VCA para uma tensão CA mais baixa utilizável.
- Um retificador em ponte que converte CA em CC de onda completa e satistaz a corrente de carga necessária ao capacitor de filtro.
- Um capacitor de filtro que mantém um nível de tensão suficiente, entre os ciclos de carga, para satisfazer as limitações de tensão da entrada do regulador.

PROJETANDO UM FILTRO DE ENTRADA

Você pode pensar que a especificação do transformador seja a primeira consideração quando se projeta uma fonte de alimentação. Sim e não. A aproximação da tensão de saída pode ser determinada por regras diversas, mas os valores exatos são deduzidos somente pela análise feita a partir da tensão de saída desejada. Na prática, a diferença entre uma expectativa razoável e uma análise laboriosa sena importante somente para uma pessoa capaz de construir seu próprio transformador. Na maioria dos casos teremos de utilizar transformadores com saídas padronizadas. Por esta razão, minha aproximação está mais para aspectos práticos de projetos de fonte de alimentação do que para detalhes minuciosos de engenharia que não têm realmente propósito no nosso caso. Para uma onda senoidal de 120 VCA RMS aplicada no primário do transformador, veremos na figura 1.2 a ilustração das formas de onda em pontos selecionados através da seção de filtro. A foto 1.1 mostra que a tensão de 120 VCA e na realidade de 340 V pico a pico; portanto deve-se tomar cuidado na isolação e montagem dos componentes.

() secundário tera uma onda sentidal similar, reduzida em tensão. Esta, então, é aplicada em uma ponte retificadora de onda completa, e a forma de onda aparecerá como na foto 1.2. Como o comportamento de componentes eletrônicos reais diferem de seus modelos matemáticos, devemos estar prevenidos para determinadas peculiaridades. Você notará um leve achatamento entre picos. Diodos de silícios possuem rhreshold (limian de condução) característicos e, de fato, possuem uma queda de tensão de aproximadamente 1V em cada diodo. Esta queda de tensão torna-se significante em pontes de onda completa e, como ilustrado nas figuras 4 3a, 1 3b e foto 1.2, pode ser acumulada com a colocação de diodos em série. Os 2V perdidos na ponte é uma importante consideração e merece reflexão nos cálculos.




Figure 1.2 Diagramu em bloco de um fiitro de entrada maios

Impedância do secundário

O regulador de tensão requer um nível CC mínimo para manter constante a tensão de saída. Caso a tensão aplicada seja muito abaixo deste ponto, a estabilidade da saída estará severamente comprometida. Assim, um capacitor de filtro é usado para alisar as ondulações da onda senoidal retificada.

Quando os diodos estão conduzindo, o capacitor armazena energia suficiente para manter a tensão mínima necessária até o próximo ciclo de carga. A entrada do transformador está em 60 Hz, mas devido às características de retificação em onda completa, os ciclos de carga ocorrem em 120 Hz. A carga no capacitor leva um ciclo de 8,3 ms e, como o regulador puxa potência deste para satisfazer a carga demandada, este deve continuar provendo pelo menos a tensão de entrada mínima requerida pelo regulador até o próximo ciclo de carga, 8,3 ms mais tarde. Este fenômeno periódico carga/descarga está na foto 1.3. O tamanho da fiutuação de tensão entre dois picos do ciclo é chamado de ripple (ondulação). A maior extensão da forma de onda incluindo o ripple é chamada de tensão de pico. Ambas são importantes lembrar e estão demonstradas na figura 1.4.

De posse de um entendimento básico dos componentes, podemos continuar com o nosso caso: uma fonte de alimentação de 5V, 5A. Por razões que discutiremos mais tarde, o regulador de 5V desta fonte necessitará no mínimo de 8,5V para a sua operação adequada. Isso significa que qualquer que seja a grandeza de V_{ploo} e V_{repple}, o nivel final V_c não deve estar abaixo de 8,5V ou o regulador não funcionará. Dando nos alguma folga, faremos V_c =10V. Indo muito acima de 10V, ainda que satisfaça o critério de entrada, poderá aumentar a dissipação de potência e provavelmente destruir o regulador. Existe uma resposta para este círculo vicioso e esta deve ser conservativa. A experiência mostra que um pouco de garantia vale a pena.






Figura L3 A direção da corrente stravés da ponte de onda cumpleta.

- a) Durante e semiciclo positivo CA, a corrente para per D₁ o D₂; D₂ e D₄ não enfão condusando: Vo, + Vo; ≈ 2 voits.
- b) Durante o seralciclo negative CA, a corrente puesa por D₂ e D₄; D₁ e D₃ não cetão conduzado. Vez + Vo. ≈ 2 volts.




Figura I.4. Tensão de saída como ama combinação de uma determinada tensão em estado estável (V_e) mais uma tensão de ripple (Vripple)

Agora que 10V é a meta, podemos selecionar apropriadamente os outros componentes para encontráda. A figura 1.5 é o circuito do filtro para a nossa fonte de 5V. R, é a resistência do envolamento do secundário de um transformador de 5 a 8A, esta resistência será em média cerca de 0,1 ohms. Os primeiros valores obtidos:

$$V_c = tensão mínima de entrada do regulador = 10V$$

 $I_{out} = carga do regulador = 5 A$
 $R_s = resistência do secundário do transformador = 0,1 ohms$

V pico pode ser qualquer tensão acima da entrada mínima para a qual o regulador esteja avaliado. Entretanto, isto aumentará a dissipação de potência do carcuito. A regra que eu uso no projeto de pontes deste tipo é fazer Votos ser aproximadamente 25% maior do que V_c. Neste caso o valor do capacitor será mantido dentro de limites tazoáveis. A razão de V_c para (V_{piro} V_c) está relacionada com o fator de ripple do capacitor de filtro.

$$Y_r = \frac{V_{pico} - V_c}{V_c} = \frac{12, 5 - 10}{10} = 25\%$$

Um fator de ripple (ondulação) de 25% para 5A ficará dentro das estimativas aceitáveis da corrente de ripple do capacitor e climina a necessidade de se mergulhar nas especificações dos fabricantes de capacitores. Este fator de ripple é arbitrário, mas é melhor mante-lo tão baixo quanto possível.




Figura 1.5 Civcajto do filtro de entrada da fonte de alimentação de 5V.

DIMENSIONANDO O CAPACITOR

Agora sabemos que o capacitor deve sustentar 10V de uma entrada de 12,5V de pico.

A próxima consideração é a escolha de um capacitor adequada a esta meta. Uma outra regra de cálculo que elimina um extenso trabalho é:

 $C = \frac{dt}{dv} I$

onde

C = vulor do capacitor em farads = ?

I = corrente máxima do regulador = 5 A

dt = tempo de carga do capacito: = 8,3 ms (120 Hz)

dv = tensão de ripple admissíve) = 2,5 V

colocando em valores do nosso circuito,

$$C = \frac{(5)(8,3\times10^{-3})}{(2,5)} = 16,6\times10^{-3}$$
 farads

ÓÜ

Normalmente capacitores eletrolíficos encontrados comercialmente têm uma tolerância de +50% e -20%. Para ficur num tamanho seguro e tomar fácil encontrar-se um componente básico, será melhor um valor de 20.000 μF. O acréscimo de 3400 μF reduz o ripple de outros 0.4V e dá mais segurança. O único outro item a considerar do capacitor é a tensão de operação. Devido ao projeto ter especificado que V_{pico} é 12,5V, esta deve ser uma medida satisfatória. Entretanto a experiência mostra que os transformadores acabam por fornecer tensões maiores do que as especificadas e que 12,5V em 115 VCA alcunça 13,6V quando a tensão de linha sobe para 125 VCA. Uma tensão de 15 VCC para o capacitor pode parecer satisfatória, mas eu recomendo usar o valor superior mais próximo, ou seja, 20 VCC.

6

O capacitor então é de 20 µF para 20 VCC. O retificador pode ser uma ponte de onda completa monolítica, ou quatro diodos discretos. Repare que devido a ponte ser normalmente encapsulada, os quatro terminais estão especificados ao invés de se mostrarem as marcas de polaridades dos diodos individualmente. As designações para os quatro terminais são dois terminais de entrada CA e os terminais de saída † e —.

O RETIFICADOR

Existem três considerações na escolha de um retificador: valor da corrente micial, corrente contínua e VPI (tensão de pico inverso). Essas escolhas não são inconsequentes e devem ser consideradas cuidadosamente.

Quando uma fonte de alimentação é ligada pela primeira vez, o capacitor está totalmente descarregado. De fato, poderá parecer uma impedância de 0 ohm, instantaneamente, para a fonte de tensão. O único elemento do circuito que limita a corrente inicial é a resistência do enrolamento do secundário do transformador e a conexão do fio, os projetistas frequentemente adicionam uma resistência em série para limitar esta corrente.

A corrente inicial neste circuito é

$$I_{in} = \frac{V_{pico}}{R_c} = \frac{12.5}{0.1} = 125 \text{ A}$$

e a constante de tempo do capacitor é

$$\tau = R_s \times C \equiv (0,1)(20 \times 10^{-3}) = 2 \text{ ms}$$

Essa corrente não causará danos ao diodo se for menor do que a suportada pelo diodo e se

Nos não podemos verificar esta corrente aid que a ponte seja escolhida, mas os outros dois parâmetros podem ser definidos.

A ponte pode ser uma das duas abaixo

Motorola MDA 980-2:
$$I_{cont} = 12$$
 A, $I_{in} = 300$ A, $PIV = 100$ V Motorola MDA 990-2: $I_{cont} = 27$ A, $I_{in} = 300$ A, $PIV = 100$ V

VPI

VPI (rensão de pico inverso) e a máxima tensão que pode ocorrer através do diodo antes de sua destruição. Diodos, diferentemente dos capacitores, são inflexíveis, transfentes os destruirão. Não é anormal termos transientes de 400V na linha de 115 VCA, fazendo assim nossos 12.5V alcunçar momentaneamente 43V! A ponte retificadora deverá, então, ter VPI mínimo de 50V. Você pode obter uma ponte para 100 VPI com um pouco mais de dinheiro. Lembre-se, segurança custa menos que computadores.

CORRENTE CONTINUA

A última consideração é o valor da corrente contínua. Apesar do regulador ter sido projetado para uma saída de 5A, o regulador escolhido fornecerá 7A se curtocircuitado. Este não é o procedimento normal de operação, mas isto pode acontecer. O componente sugerido pode ser a ponte de 12A e 50 VIP. O componente preferido seria o de 12A, 100 VPI ou, por um custo adicional de 15%, um de 27A e 100 VIP. Este último seria até mais do que o suficiente, porém salvará a ponte de diodos caso o capacitor acidentalmente entre em curto. Um transformador de 6A poderá fornecer até 12A em um curco circuito, mas não é como aquele que pode fornecer até 27A. Ambas as escolhas satisfarão o projeto, mas somente uma o salvará contra queima.

O TRANSFORMADOR

Agora vamos considerar o transformador. Nos já determinamos a queda de tensão através de vários componentes. Os valores são usados para calcular a tensão RMS requerida pelo secundário na seguinte fórmula:

$$V_{SEC(EMS)} = \frac{V_C + V_{RIPPLE} + V_{RET}}{\sqrt{2}}$$
 $V_{RET} = \text{Queda de tensão em cada diodo} - \frac{10 + 2.5 + 2.0}{1.414}$ = 10,25 V

Na prática, um transformador de 10 V e 6 A estará bera perto.

Os componentes das fontes de + e -12V são escolhidos de maneira similar com a exceção de que a corrente necessária é somente I A, e uma ponte de 200 VPI é recomendada por causa da configuração particular do retificador. O esquemático final do transformador e da seção de filtro do nosso computador está ilustrado na figura 1.6.




Figura 1.6 Um diagrama esquentático de um transformador e filtro de extrada.

REGULADORES DE TENSÃO

A seção do regulador de tensão de nossa fonte de alimentação é a próxima consideração. Todos os reguladores de tensão possuem a mesma característica: eles convertem uma dada tensão de entrada CC em uma específica tensão de saída estabilizada CC e a mantém apesar de grandes variações da tensão de entrada e da carga de saída. O regulador de tensão típico, como mostrado na figura 1.7, consiste no seguinte:

- Um elemento de referência que fornece uma tensão de referência estável conhecida.
- Um elemento de transformação de tensão que amostra o nível da tensão de saída.
- Um elemento comparador que compara a referência e o nível de saída para gerar um sinal de erro.
- Um elemento de controle que pode utilizar este sinal de erro para gerar uma transformação de tensão de entrada a fim de produzir a saída desejada.

O elemento de controle depende do projeto do regulador e varia muito. O controle determina a classificação dos reguladores de tensão: séries, viunt, ou chaveado. Para o regulador série, o elemento de controle regula a tensão de saída pela modulação de um elemento série, normalmente um transistor, fazendo com que este funcione como um resistor variável (figura 1.8). Conforme a tensão de entrada aumente, a resistência em série R₂ também aumenta, causando, assim, uma grande queda de tensão sobre esta. Dessa forma, a tensão de saída (V_{státa}) é mantida em um nível constante.




Figura 1.7 O diagrama bloco de um regulados de tensão Lípseo




Figura 1.8 Elemento de controle série em um regulador de tensão.

g) O elemento de controle série ago como uma resistência variável, R_d.

b) O elemento série é geralmento um transiste:

Para efetuar esse controle do loop fechado, está incorporado ao hardware um sistema de realimentação e uma comparação de referência. Uma tensão de referência fixa e estabilizada é facilmente produzida por um diodo zener. A corrente produzida é baixa; entretanto, o dispositivo não pode servir como um regulador de potência para si próprio.

O conversor de tensão conectado à saída do elemento de controle série produz um sinal de realimentação que é proporcional à tensão de saída. Em sua forma mais simples, o conversor de tensão é um divisor resistivo. Os dois sinais, de referência e de realimentação, geram a informação necessária para o comparador de tensão a fim de que ocorra a realimentação no loop fechado (figura 1.9). A saída do comparador alimenta a base do transistor série, dessa forma a queda de tensão sobre o transistor será mantida em um valor estabilizado quando subtraída da tensão de entrada.

Projetistas modemos, de fonte de alimentação, podem ainda usar componentes individuais para construir um regulador de tensão série, mas muitos reservam este laborioso esforço para aplicações especializadas. O computador descrito aqui necessita apenas de +5V, +12V e 12V. A combinação de temperatura, estabilidade e tolerâncias não podem exceder ±5% de qualquer dos três valores. O modo mais fácil de minimizar riscos é reduzir o número de componentes. Outros projetistas tiveram a mesma idéia e assim foi inventado o regulador de três terminais. A figura 1 10 é o diagrama de bloco de tal dispositivo.




Figura I.9 Diagrama esquemático de um regulados do tensão serio




Figura 1.10 Diagrama bloco de um regulador de tensão de três terrainais.

Basicamente, um regulador de três terminais incorpora todos os transistores, resistores e diodos em um simples circuito integrado. Embora simples de usar, esses componentes possuem uma estrutura interna muito mais complicada do que o regulador série da figura 1.9. Somente três terminais são necessários em aplicações onde a saída é um valor como: ±5V, ±6V, ±8V, ±12V, ±15V ou ±24V. As três conexões são: CC não regulada do nosso filtro de entrada, uma referência de terra e, finalmente, saída CC regulada.


Em um regulador de três terminais, a tensão de referência é a parte mais importante porque qualquer anormalidade ou perturbação será refletida na saída. Por isso, a referência deve ser estável e sem ruído de perturbação. Componentes mais avançados usam circuitos de referência melhores do que diodos zener. Devido a sua complexidade, tais circuitos só são possíveis em circuitos integrados.

Outra vantagem do regulador de três terminais é que em circuitos monolíticos as fontes de corrente estável podem ser facilmente realizadas devido ao avanço na capacidade dos componentes monolíticos. Também, como no caso anterior, o projetista pode adicionar tantos componentes ativos quantos necessários, sem aumentar significantemente a área do circuito integrado. A operação do circuito de referência em um nível de corrente constante reduz as flutuações oriundas da variação da tensão da linha. Assim, a saída tem estabilidade aumentada. O amplificador de erro também opera em corrente constante para reduzir a influência da tensão da linha.

A consideração mais importante é que esses chips incorporam circuito de proteção, resguardando o regulador de certos tipos de sobrecarga. Eles protegem o regulador contra condições de curto circuito (limite de corrente); condição de alta diferença de tensão entre entrada e saída (área segura de operação); e excessivas temperaturas de junção (limite térmico). Claro que todo este circuito é projetado para proteger o regulador, não o computador.

ESCOLHENDO UM REGULADOR

O regulador de tensão híbido 5A µA781105 possui todas as características do regulador monolítico de três terminais (circuito completo de proteção). Cada encapsulamento hermeticamente fechado TO-3 contém um regulador monolítico µA78M05 capaz de alimentar um transistor série discreto QI e dois transistores de deteção de curto circuito Q2 e Q3 (veja figura 1.11). O transistor série está montado no mesmo substrato de óxido de berílio do chip regulador, assegurando, assim, transferencia térmica ideal entre Q1 e o circuito sensor de temperatura do 78M05.



THE PERSON AND THE PERSON NAMED IN COLUMN TO A PARTY OF THE PERSON NAMED IN COLUMN TO A PARTY OF THE PARTY OF THE PERSON NAMED IN COLUMN TO A PARTY OF THE PERSO	A TENTON TO SERVE	CONTRACTOR OF STATE
ELECTRICAL CHARACTERISTICS:	To = 25°C. VW T = 2 O A	uniess otherwise specified.

		p478406C			-
CHARACTERISTICS	CONOMINS		719	86435	UNITS
District Virtiage	logg = 2.0 4, V/4 = 10 V	2.5	52	52	٧.
Lime Regulation	V _{IN} = 8.5 m 2.5 V		10	50	HV
Load Regulation	TO MAY DUT S SOA VIN - 10 V		10:	50	1959
Guescent Curters	TOUT C. VIN VILIT + 30 V			10	mA
Birgle Bracklink	OUT - I DA, I = 210 Hz 1/DV * P	10		1	er6
Durgus Noises	10 House Statemen Vol - Volt - 50 V		60		>Viant
WEN ALL	1/2 × 5 (1.A.		20		Y
Dregnus Voltage	10 1 3 6 4		2ñ		Ø.
Short Circuit Current Limit	Vin - Ie v		70		first.
					_

Figura 1.12 Características elétricas de regulador de soltagem 78HD5

O circuito de saída é projetado para que o pior caso de corrente requerida pela base de Q1, somado à corrente através de R2, permaneça sempre abaixo do limite da corrente do 78MOS. Resistor R1, em conjunto com Q2 e Q3, servem de sensor e limitador de corrente para proteger o elemento série de um dreno excessivo de corrente.

O projeto foi feito tendo em mente o montador inexperiente. O transistor série é capaz de suportar a corrente de curto circuito com a mesma tensao de entrada permitida pelo 78H05. (Veja figura 1.12 para as características elétricas do 78H05.)

A saída nominal do componente é de 5.0V mas pode variar entre 4,8 e 5,2V. Mesmo assim isto permanece dentro dos 15% de toleráncia necessários para fazer o computador funcionar, haverá um problema de queda de tensão na fiação que vai da fonte ao computador. Até 0,5V podem ser perdidos nos conectores e fiação. Lembre-se que com 5 A a resistência do 0,1 OHMS pode causar uma queda de 0,5 V. Infelizmente o 78H05 é um componente de saída fixa quando referenciado á terra. Se acontecer da saída fornecer 4,8V isto será tudo o que você conseguirá. Mas, como um caso clássico de solução de engenharia, nos podemos enganar o regulador fazendo a referência de terra ajustável. A figura 1.13 mostra o circuito que toma isto possível. Um potenciómetro ligado 3 fonte de 12V cria uma referência de terra relativa para o 78H05. Se o componente em questão tivesse uma saída de 4,95V, e se nos ajustássemos R.1 para um potencial de 0,20V no pino comum do regulador, a saída referenciada á terra mudaria para 4,95 + 0,20, ou 5,15V. Para os aficionados, este circuito em particular também permite que um componente com tensão alta de saída seja reduzida para 5,00V selectonando-se uma voltagem negativa apropriada para o pino de referência.




Figura 1.13 Como obter uma salda variavel de um regulador de tensão fixo.

Com a fonte de 5V completa, nosso próximo assunto de interesse são as fontes de +12 e -12V. Outros componentes da família 7800 de reguladores satisfarão os requisitos. Os componentes 7812 e 7912 são reguladores positivo e negativo de 1A respectivamente; eles têm as mesmas características de proteção do 78H05. As figuras 1.14 e 1.15 mostram as especificações exatas. Como nós agora estamos lidando com correntes bem menores do que a da

fonte de +5V, existe uma perda muito menor com relação a cabeação e conectores e não é necessário incluir circuitos de ajuste. A figura 1.16 mostra o circuito final da fonte de alimentação. Circuitos reguladores adicionais (figuras 1.17a, b, c e d) são incluídos para demonstrar como a série de reguladores 7800 pode ser usada em nossa aplicação.

Já terminamos? Claro que não. Um exame mais apurado da figura 1,16 mostra dois itens não discutidos anteriormente; dissipadores e proteção de sobretensão. Esses dois assuntos e uma pequena discussão da importância de um layout correto completam o capítulo.

µA7512

BLECTRICAL CHARACTERISTICS: V_{IN} = 19 V. IQUT + 900 mA. −98° C < T_J < 190° C, C_{JN} + 0.33 eF. CQUT = 9.1 eF.

HOUSE OFFICIAL ASSOCIATION

CHAMACTERISTICS		contributions		Mile	THE	MAX	LHITS
Culsul Vallege		74*28*6		11.6	10.0	12.5	W
Curtour v arrays			14.5 V < V/4 × 30 V		1.0	120	MA
Line Plaguistion		41-32,0	16 V E VIG E 22 V		3.0	80	mild
			Bond & Spart & LAA		17	120	mw
Loss Requisition		1, = 25°C	200 ma s lour sitto na		4.3	60	mV
Output Virlage		THE STORY STEEL		11.4		12.6	*
Durnosci Current		Ty = 35' G.			4.2	8.0	mA.
	with line	15 V & V ₁₀ & 30 Y				0.8	insk
Quartery Current Charge	will'refund.	\$ ma < / mgs = 1 0 &				0.5	mA
Output facile Values		TA = 30 C. 10 Hz < 1 < 100 MH				40	#W/Vo
Risidle Rejection		1 = 320 -12. 15 V = V _{1N} = 25 V		Ti.	5.6	1	38
Employs Volver		TOUT - TOA TJ - TT'C			2.0	7.0	4
Dulpat Reciteries		1 = 1-eH/A			116	1	49(1
Short Caroun Current		74-75'C V94-35 V			0.75	1.2	A
Paul Output Cur Hit		73 - 30'0		1.3	7.2	2.3	
		1000	-50" D 10 Ty 11 128" D			21.4	-V/C
Average Temperature Coeffi	can at Council a citage	1074 - 9 000	125 E = 11 = 1380 G			DF	VOUT


Figura 1.14 Características elérricas do regulador de tensão 42 A7812.

MA7912

ELECTRICAL CHARACTERISTICS: VIN x - 15 V, LOUT * 500 PA. CIN - 2 AT, CIN + 1 AT - 55°C < T A K 150°C, Usual activities appeal and

	apec	t ad.		-	-		-
CHARACTERISTICS		DOMOS FIGNS		MIM	Typ.	MAX	DUTS
Dutaut Voltage		7, = 25 C	Tu # 25°C		-12.0	-12.8	Y
Colons TV-14gr		_	-145 V C VIN C -30 V		10	120	in mile
Live Pepulatrick		71+25'0	-184 × VIN + -77 V		10	90	mV
		Ta Carlo	BmX くわしてく1.5 A		-13	120	lea M
Loud Paymenting		73+2575	250 mA < 7(1.3) < 750 mA		4.0	60	mV
Curpus Vortage		-152 V C VIII C -27 V 5 ma < 60(1) < 1.5 A 6 < 15 W		-11:4		-12.0	v
Dismicent Current		T1 × 25°C			1.5	3.0	mA
	With the	-15 V < V (N < -00 V				4.0	MIA
Quiescent Current Charge	with toed	B mA < 1/2 + 679 A				0.5	R.A
Quiguit Weiss Veitage		TA = 25°C, 10 Hz € 7 € 100 kHz			79	80	TALACO
Ripple Relation		1 - 120 to -15 V = V _(N) = -75 V		54	80		raff.
Dropout Yoltees		1007 - 1.0 A, Fy + 25°C		The last	1.4	7.3	V
Fresh Cultiplet Current		1/=25°C		1.3	2.5	3.3	- 4
Average Temperature Courticore of Output Voltage		1007 + 1 +4, -55°C + 1, 4 150°C				0.3	WOUT.
Shert Gravit Current		VIM = -26 V, Ty = 25°C				1.2	

Figura 1.15 Características elétricas do regulador de tensão 4 A7912.



- 1 p F/35V capacitos de tantelum
- 3. Note que existe uma designação diferente de pinagem entre o 7812 e o 7912.
- 4. O finivel é colocado il entrada do regulados e entre o capacitor de filtro e a ponte de diodos.

Figura 1.16 Diagrama esquemático da fonte completa para o computador.




Figura 1.17 Diagramas esquemáticos adicionais que mostram como os reguladores da família 7800 podem ser usados.

- a) Regulador de alta corrente usando o regulador 78M05 de 500 MA de três terminais.
- b) Regulador de tensão de alta corrente com proteção de curto circuito, uma versão methorada da figura 1.17a.
- c) Usando um regulador de temão de +5V 7805 para obter tensões de saída mais altas.
- d) Regulador de tensão dopla seguidora de + 12V.

A IMPORTÂNCIA DO CIRCUITO IMPRESSO

Os reguladores em circulto integrado empregam transistores de banda larga em sua construção para otimizar a resposta. Como resultado eles devem ser compensados propriamente para assegurar uma operação estável em alo fechado. Sua compensação pode ser perturbada por capacitáncias e indutâncias de um circuito impresso impróprio.

A figura 1.18a ilostra uma distribuição típica dos componentes da nossa fonte e a figura 1.18b detalha as áreas que podem causar problemas. Uma colocação imprópria do capacitor de entrada pode induzir uma ondulação na tensão de saída. Isto ocorre quando o fluxo de corrente de entrada influência a linha de terra comum do regulador. A queda de tensão produzida em R2 faz com que a saída do regulador flutue. Os picos de corrente do circuito de entrada (composto do retificador e do capacitor de filtro) podem ser de dezenas de ampêres durante os ciclos de carga. Esses picos de corrente podem causar quedas de tensão em pinos compridos ou ligações feitas com fio fino. Eles podem degradar o funcionamento a ponto da tensão de entrada própria não ser mantida, exceto durante a operação com baixa corrente.

O elo da corrente de saída é também susceptível ao circuito impresso. Em um regulador de três terminais, a tensão de saída fixa V_{suéda} (REG) é referenciada entre a saída e o pino comum do integrado. Por causa da corrente de carga que flui através de R2′, R3′ e R4′ assim como na carga propriamente dita, ocasionam perdas. Essas perdas de tensão combinadas podem reduzir V_{suéda} a um nível intolerável. Note que a terra para este circuito está no ponto C, enquanto a carga está entre os pontos A e B. Se uma outra carga, por exemplo, mais memória, for conectada à fonte entre os pontos A e C teria um V_{suéda} diferente. Ajustar o potenciómetro pode ser perigoso, pois é possível ter uma carga dentro da tolerância e a outra com uma tensão acusa ou abaixo. Um último ponto a consideria é que R4′ prejudica o funcionamento do regulador porque reduz continuamente a tensão de saída quando a corrente de carga aumenta,






Figura 1,18 Describo esquermítico típico de uma fonte e seus problemas associados.

u) Desenho esquemático típico.
 b) Problemas caucados peto desenho da figura 1.18s.

A figura 1.19 mostra o diagrama em bloco de um desenho esquemático certo. Todos os caminhos de corrente devem ser feitos com fio grosso para minimizar a resistência e as quedas de tensão resultantes. Vocé notará agora que os caminhos de corrente da entrada e da saída estão separados realmente. Note que os fios vindos do retificador vão diretamente para o capacitor e que os dois fios do capacitor é que alimentam o resto do circuito.

Se você seguir esta convenção, os erros induzidos do curcuito de entrada poderão ser eliminados. Finalmente, nós precisamos discutir o conceito de um único ponto de terra. Um ponto na fonte deve ser designado como terra; as terras de todos os outros circuitos deverão estar ligadas a este ponto.

Na prática a melhor maneira para se implementar esta conexão de terras é usar um terminal de metal ou vários fios grossos soldados juntos. O terminal é uma barra de terra com uma resistência baixa de tal maneira que em qualquer tensão medida entre o ponto A e qualquer ponto desta barra não será sentida nenhuma variação. Uma outra barra de +5V deve ser ligada à saída da fonte, para que a distribuição da tensão através dos circuitos seja consistente.

Use fios grossos para a alimentação. Mesmo que um fio com rexistência zero não seja tão fácil de ser encontrado. lembre-se que não há nada melhor que um fio bem grosso.




Figura 1.19 Diagrams um bloco da disposição correta dos componentes na fonte.

CONSIDERAÇÕES TÉRMICAS

Você acabon de construir a fonte, ligou a força e tudo esta funcionando. Depois de alguns minutos, alguma colsa acontece e o computador repentinamente pára de funcionar. Naturalmente, você começa a olhar e tocar as colsas. Eventualmente você irá tocar no circuito regulador e queimar o seu dedo. Quando os reguladores não são devidamente esfriados existe um circuito protetor interno que desliga sua saída.

O problema se apresenta maior quando se está usando circuitos integrados que usam duas ou mais tensões de alimentação. A queda de uma delas pode causar danos permanentes a eles. Isto nunca acontecerá se a dissipação da fonte for limitada e métodos corretos de dissipação forem empregados.

O primeiro passo é teatar a dissipação do nosso projeto com a especificada pelo componente. Na prática, a potência é expressa em WATTS, que é VOLT vezes Ampére:

$$P_n = E \times I$$

No nosso regulador de 5V nos temos $V_c = 10V$ e $V_{Pko} = 12,5V$ em 5A.

$$P_{B(NOM)} = (V_C - V_{SAFDA}) \times 5 A$$

= $(10 - 5) \times 5$
= $25 W$
 $P_{B(PICO)} = (V_{PICO} - V_{SAFDA}) \times 5 A$
= $(12,5-5) \times 5$
= $37,5 W$
 $P_{D(MEDIO)} = \frac{37,5 + 25}{2} = 31,25 W$

Conclui se que, sob as condições de carga máxima, mais ou menos 30W de calor serão produzidos pelo 78H05. A dissipação específicada pelo componente é de 50W em 25°C, e de 30W em 75°C.

Embora a dissipação interna seja limitada, a temperatura da junção deve ser mantida ábaixo da máxima temperatura específicada para que o componente funcione.

Para se calcular o dissipador necessário, existem equações características a resolver.

A seguir mostraremos os dados térmicos necessários aos calculos:

$$\theta_{JC}$$
 Tipico = 2,0 θ_{JC} Máximo = 2,5 θ_{JA} Tipico = 32 θ_{JA} Máximo = 38 Φ_{JA} Tipico = Φ_{JA} Φ_{JA} Máximo = 38 Φ_{JA} Φ_{JA}

Resolvendo para T

$$T_r = T_a + P_0(\theta_{rc} + \theta_{ca})$$

Sem um dissipador

$$P_{p(MAX)} = \frac{T_{J(MAX)} - T_A}{\theta_{JA}}$$

$$T_J = T_A + P_b\theta_{JA}$$

onde, T_s = temperatura da junção
T_s = temperatura ambiente
P_o = dissipação de potência

 θ_{JC} = resistência térmica entre a junção e o involucro θ_{JA} = resistência térmica abre a junção e o ambiente θ_{CA} = resistência térmica do ambiente para o involucro θ_{CA} = resistência térmica do involucro para o dissipador θ_{LA} = resistência térmica do dissipador para o ambiente

$$\theta_{A} = \frac{T_A - T_A}{P_6} = \frac{125 \text{ °C} - 25 \text{ °C}}{31,25 \text{ W}} = 3,2 \text{ °C/W}$$

Como θ_{JA} é menor do que o θ_{JA} da especificação do componente, um dissipador é tealmente necessário, e um dissipador do tipo - TO-3 de 3,2°C/W é o mínimo necessário.

Antes de voce especulicar um dissipador para o 781105, note que existem mais dois reguladores e mais duas pontes retificadores que necessitarão de dissipadores. Cada um dos reguladores de 12V terá aproximadamente 5W de dissipação. A ponte de diodos associada à ponte de 5V (lembre-se da queda de 2V) dissipa 10W enquanto a outra 2W. Por isso qualquer dissipador na ponte terá que dissipar mais de 50W.

QUAL O MÉTODO PRÁTICO PARA SE ESCOLHER DISSIPADORES ?

Esculher um dissipador pode ser fácil ou difícil dependendo da ma experiência. Nos já sabemos que precisamos de um dissipador de 50W. É fácil comprar um especificado para 50W em uma loja, o que resolverá o problema. Isto significa que se aplicarmos estes 50W através de um transistor a este dissipador com uma temperatura ambiente de 25°C, a temperatura do dissipador na aos 100°C.

Nós não podemos esquecer que os fabricantes, nas especificações, sempre se referem ao limite máximo da temperatura de junção, mas não em termos de manter o involucro frio o suficiente para ser tocado. Pessoalmente eu detesto fontes quentes e vermelhas. Obter um dissipador que dissipe SOW e mantenha a temperatura em 60-70°C significa conseguirmos um que dissipe 200 a 300W. Lembre-se, dissipadores são grandes e caros.

A solução mais simples é a melhor. Eu prefiro resfriamento por ar Coloque os 50W em um disapador de 100W e o seu dinheiro em um bom ventilador. Você pode continuar os seus calculos e determinar quantos centimetros quadrados serão necessários, mas o efeito de soprar um pouco de ar sobre o dissipador multiplica a sua expacidade enormemente.

PROTEÇÃO DE SOBRETENSÃO

O último ponto a ser visto na fonte é a proteção de sobretensão.

Os reguladores da maneira como são projetados já se protegem diminaindo a tensão de saída. A chance de danos aos componentes do computador por tensão baixa é mínima comparada à sobretensão.

PST = proteção sobretensão

	PST+5V		PST + 12 V			
D ₁ SCR ₁	5,6 V 50 V 25 A	1N4734 2N682	D ₁ SCR ₁	13 V 50 V 8 A	1N4743 2N4441	
Fusivel	6 Amp	rápido	Fusivel	1.5 Amp	rapido	

Os semicondutores usados no circuito PST + 12V são usados com polaridade inversa para o PST - 12V.




Figura 1.20 Circuito de proteção de sobrejemão.

O circuito da figura 1.20 é um encusto simples de proteção de sobretensão (PST) que pode ser usado, como mostrado, para as fontes de 15V e 12V. Os componentes para as diferentes fontes estão listados nas tabelas da figura 1.20. Você notará que os fusíveis foram especificados com valores maiores do que haviamos projetado. Os fusíveis são para o PST e não para proteger os reguladores infelizmente, a característica dos fusíveis rápidos não deixa que passem 5A se é um fusívei de 5A, mas sim para abrir em 5A. O fusívei deve ter uma especificação maior para que permita passar os 5A.

Como a corrente de curto circuito do 78HOS é de 7A, o SCR2 quando disparar fará com que o fusível se abra. As figuras 1,21 e 1,22 mostram circuitos um pouco mais complexos de PST que também podem ser usados.

Como funciona um PST? Ele monitora uma barra de tensão em particular e curtocircuita-a se esta estivor acuma de uma tensão predeterminada. Circuitos de PST podem ser projetados para disparar com tensão de Im V acima da que usamos. Estes circuitos não são só complicados, mas podem também criar problemas adicionais através de disparos acidentais. As falhas que mais comumente ocorrem estão relacionadas no regulador que entrar em curto ou a duas saídas de fonte que se juntarem, por exemplo, a de + 5V, e + 12V. Em ambos os casos, a tensão de saída aumentará. Estas tensões subindo acima do valor do diodo zener fará com que flus corrente na porta do SRC. Esta corrente irá disparar o SCR que fará com que o fusível se abra. Ambos os fusíveis abrirão se juntarmos as fontes de + 5V e + 12V. O circuito de teste da figura 1.23 mostra o que acontece quando juntarmos a fonte de + 5V com a de + 12V.





Figura 1.21 Diagrama esquemático de um circuito de proteção de sobretensão mais complexo. O circuito de corte da tensão está localizado perto do fusível enquanto o sensor do PST (Z₁) está localizado na saída do regulador. Este é uma melhor localização dos componentes se o sensor e o cortador puderem ser separados adequadamente. O sensor de baixa corrente Z₁ dispara o SCR₁ numa condição de sobretensão. O SCR₁ por seu lado dispara o SCR₂.






Figura 1.22 Diagrama esquemático de circuitos de proteção de sobretensão ajustáveis.

a) PST ajustável com um amplificados interno de corrente para disparar a porta do SCR.

b) Um circuito alternativo mais simples.

O SCR nunca permite que a linha de + 5V vá para 12V, curtocircuitando-a imediatamente para a terra. Trocando o fusível por um resistor de 220 OHM pode-se fazer o teste repetidamente.




Figura 1.23 Circuito de teste para demonstrar a ação do PST.

CAPITULO 2

O BÁSICO DO PROCESSADOR CENTRAL

Existem muitos microprocessadores diferentes no mercado e enquanto a nomenciatura das instruções for um pouco diferente para cada um, os processos lógicos básicos de computação serão similares em todos. Uma regra para se lembrar no futuro, durante uma discussão sobre a capacidade de dois computadores é que "um computador à um computador". Não quero com isto diser que todos sejam iguais, mas existem coisas parecidas e eu não gostaria de passar o resto de munha vida analisando grupo de instruções e detalhes de ligações antes de escolher um.

Uma vez almocei com um projetista de um dos mais vendidos sistemas de computadores pessoais do mercado. Milhares de computadores foram vendidos. Nossa conversa girou em torno do preço — funcionalidade do sistema.

En tínha em mente usar um grupo de engenheiros durante meses no projeto, reduzando o mimero de componentes e analisando as instruções para determinar o menor tamanho de memoria necessário. Na verdade ao meu amigo projetista foram dados dois meses para fazer algums coisa que pudesse ser fabricada. As únicas perguntas dos investidores foram o preço e a facilidade de se achar os componentes. Como era um entunasta de computadores pessoais ele simplesmente fez um computador em torno de um maroprocessador que ele já possuía. A facilidade do projeto deveu-se à avançada arquitetura encontrada no processador central, mas nenhuma facilidade em termos de programação em linguagem de maquina era dada ao usuário. Existia apenas um interpretador de alto nível em BASIC considerado do ponto de vista técnico um computador tipo caixa-preta. De poderia ter usado qualquer microprocessador. Infelizmente o hobista que está montando um nucrocomputador, e que não estará fazendo uma caixa-preta, tenta obter um componente que está montando um nucrocomputador, e que não estará fazendo uma caixa-preta, tenta obter um componente que está em algum lugar entre capacidade e desempenho. Ele tem de fazer toda a fiação à mão e certamente estará interessado em um projeto eficiente. E fato que alguns dos microprocessadores requerem circuitos periféricos muito caros. A melhor configuração deve ser a que esteja entre a complexidade do circuito, facilidade de teste, e preço dos componentes.

ARQUITETURA DO MICROPROCESSADOR

A arquitetura Interna do microprocessador determina os componentes que serão necessários para o sistema do microcomputador. Talvez como início o melhor seja falar brevemente sobre as diferenças de arquitetura.

Definição: Um microcomputador é uma máquina lógica que manipula números binários (DADOS) e processa esta informação seguindo uma sequência de passos de programa referenciada como instruções:

Todos os microcomputadores, como todos os computadores tem os seguintes fatores:

- 1. Entrada Facilidades devem existir para permitir a entrada de dados ou instruções.
- Memória O programa deve ser armazenado antes a após a execução e deve-se poder guardar os resultados da computação.
- Unidade de aritmética e lógica Executa as operações aritméticas com dados de entrada ou os que estavam armazenados.
- Seção de controle Toma as decisões de acordo com o fluxo de programa e controle do processo baseado em estados internos do resultado das operações aritméticas.
- 5. Saída Os resultados são entregues ao usuário ou guardados em um meio apropriado

O microprocessador é um único circuito integrado em volts do qual um microcomputador é construido. O microprocessador é um componente, o microcomputador é um sistema. Nas suas formas menos complexas, os microprocessadores incluem só as funções dos itens três e quatro e dependem de componentes externos ligados à vin de dados para executarem outras tarefas. A figura 2.1 mostra o diagrama de blocos básicos de um microcomputador de 8 bits e mostra as ligações das vias e os elementos de suporte. O computador na figura 2.1 usa seis vias separadas: endereço de memória, saída e entrada de dados da memória, endereço de entrada/saída, e saída e entrada de dados. O microprocessador contém um processador central que consiste de um circuito que gera os endereços apropriados para a memória de entrada/saída e interpreta as instruções que são executadas nesta unidade. O processador central também contém a ULA (Unidade de Lógica e Animética), a qual executa as operações lógicas e aritméticas dos dados. É composto por uma seção de controle que governa as operações do computador e dos vários registradores de dados usados para manipulação e guarda de dados e instruções.



Figurs 2.1 Diagrama em bioco de um microconiquiados ilustrando o concerto de mas. Os números em parenteses são a quantidade de fios necessários a execular as funções das vias para um microprocessados de 8 fois.

Em realidade poucos microprocessadores comportam seis vias separadas. O número de pinos que seriam necessários no CI está fora de questão. Em vez de reduzir o número de pinos, os fabricantes combinam as vias de entrada e saída de dados em uma só, fazendo-a "bidirecional". Durante uma instrução de saída os dados fluem do microprocessador para o componente de saída e vice-versa durante uma instrução de entrada. Para diminuir ainda mais o número de pinos do processador central, a via de endereços da membra pode também servir como via de endereços dos componentes de entrada/saída. Durante as instruções de entrada/saída o endereço presente nas linhas de endereço referenciam um componente particular de entrada/saída. A configuração reduzida é apresentada na figura 2,2.

O conceito de duas vias é fácil de ser entendido, e do ponto de vista eletrômico, fácil de ser utilizado. As vias são multiplexadas tanto em tempo como em função, Isto é, durante as operações de memória, os bits na via de endereços referem-se a uma posição de memória, e os dados na via de dados representam o conteúdo da memória. A direção do fluxo de dados (do e para o processador central) é controlada dentro do microprocessador. As atividades de entrada/saída são executadas da mesma maneira. Durante estas instruções, os dados de entrada ou saída e o endereço do componente ocupam as vias.



Figura 2.2 Diagrams em blocos de um municomputador asendo a técnico de vias biorressomos multiplexas para reduzir o mimero de pinos

O número de fios das vias podem ser ainda mais reduzidos combinando endereços e dados nas mesmas linhas e multiplexando a transferência dos dados através delas. A figura 2.3 mostra esta configuração. Este método requer circuitos adicionais para demultiplexar e guardar os dados. Os componentes adicionais externos, necessários a esta arquitetura, tornam o projeto um tanto quanto complicado para hobistas. Existem outros microprocessadores mais simples de serem usados.



Figura 2.3 Diagrama em bluco de um microcomputador usando uma única via bidirectorial moltiplexada para as funções de memória e entrada/saída.

Quando estiver montando em vez de comprando um computador pessoal, os seguintes critérios devem ser cuidadosamente considerados:

 Complexidade do circuito – Mantenha o número de componentes a um mínimo possível. Quanto mais componentes em um projeto, maior a chance de erros na fração.

- 2. Custo Custo é importante, mas não deve ser o requisito de maior importância. Qualquer função do micro-processador pode ser simulada usando integrados de pequena escala de integração, entretanto, custos indiretos resultantes do uso de 200 integrados em vez de 3 ou 4 integrados (de larga escala de integração) teria um resultado ao contrário. Por outro lado, na indústria de semicondutores, densidade significa cruzeiros. Quanto mais funções um componente fornece, e menos componentes são necessários para executar essas tarefas, maior o preço. O computador que será descrito neste livro condiz com esta filosofía. Ele usa uma combinação de integrados de larga escala com integrados de pequena escala para produzir um computador que o hobista poderá realmente construir, testar e usar.
- 3. Eficácia e compatibilidade de software A construção do hardware do microcomputador é somente metade do trabalho. Ele deve sar programado para executar trabalho proveitoso, inscialmente, teremos de codificar e montar os nossos próprios programas. Eventualmente, entretanto, a necessidade de programas muito extensos poderá surgir, neste caso não será fácil montá-lo manualmente. O usuário deverá contar com um programa montador em uma máquina major. O programa montador podera, certamente, ser compilado com as instruções disponíveis (set de instruções) do microcomputador.

Uma consideração suplementar é que adeptos do computador pessoal estão sempre trocando de software. É possível converter programas para rodarem em qualquer processador central, mas o exforço seria o mesmo de escrevê-lo inteiramento desde o início. Isto anula o propósito de troca de software. O proprietário de computador pessoal deve escolher um microprocessador que seja de alguma forma compatível com os computadores existentes no mercado. Minha proposição de que todos os computadores são semelhantes é touncamente verdade, mas um livro de como construir um computador escotênco, único da espécie, é um pouco fora de propósito.

Cada critério pode ser analisado e respondido individualmente, mes devemos dar algum crédito aos fabricantes de computadores pessoais por terem fetto algo por nos já persado. O fato é que munos computadores pessoais em uso possuem processador central compatível. Para ser compatível com o software existente e para se ter à disposição suficiente documentação, deve-se considerar a esculha de um processador central em uso comercial. Os quatro núcroprocessadores mais usados são:

- 1. Intel 8080A
- 2. Motorola 6800
- 3. MOS Technology 6502
- 4. Zllog Z80,

A utilidade de software computivel do 8080A à maior; o ensto é baixo, mas sua complexidade de cucuito é também a maior. O 8080A, quando descrito como um "computados de um único chip", conta com vários dispositivos de suportes externos. Sua configuração mínima funcional consiste em três chips como mostrado na figura 2.4. Sua estrutura de via do processador central e similar á da figura 2.3, mas quando combinada com 8224 e 8228 emula a arquiterura de via mais desmável descrita na figura 2.2.




Figura 2.4 Configuração mínima de 8080A, com três chips, flustrando os dispositivos de suporte necessário. A via de controle contem as lunções temporizadas necessárias para decodificar os conteúdos das vias de dados e endereço.

O que há de melhor está incorporado dentro do Z80. Este não somente execula o conjunto completo de instruções do 8080A, como também possui instruções adicionais que servem para fazé-lo um processador muito potente. A estrutura de via do Z80 está ilustrada na figura 2.5. O Z80 é muis caro do que os putros processadores listados. Entretanto, sua necessidade reduzida de circuitos externos resulta em um custo efetivamente comparativa. Assim, a facilidade de interfaces do Z80 torna-o a escolha natural quando da construção de um microcomputador.




Figura 2.5 Diagrama bloco da estrutura de via do 280g 280.

CAPÍTULO 3

O MICROPROCESSADOR Z80

Muito se tem escrito sobre os atributos de software e hardware de Z80. Embora sem a intenção de imitar outros autores, qualquer tivro dedicado à construção de um microcomputador sena incompleto sem uma seção descrevendo o processador. Por meio da completa compreemaso da lógica interna e das funções de controle externo do processador central, você será capaz de entender melhor a forma como projete: o restante do sistema de hardware. Você tem muitas opções quando da construção de um computador desde o seu início. Quando mais profundo for seu grau de entendimento, maior será sua conflança, e provaveimente socê acrescentará melhorias em seus próprios projetos.

O computador PAZ permite considerável liberdade na seleção de interfaces de periféricos. A escolha depende primeiramente da filosofia de desenvolvimento do sistema, a qual conseça com o processador central.

ARQUITETURA DO PROCESSADOR CENTRAL

O Z80 é um microprocessador de registro orientado. Dezoito registros de 8 bits e quatro de 16 bits dentro do processador central são acessíveis ao programador o funcionam como memória programávol estática. Esses registros são divididos em dois, principal e alterável, cada um dos quais contem ono registros de 8 bits, de propósito geral que podem ser usados individualmente ou como três pares de registros de 16 bits. Também estão incluídos dois conquintos de registros acumuladores e de flag. A figura 3.1 ilustra a arquitetura interna do processador central Z80. A figura 3.2 mostra que dentro do Z80 existem registros acumuladores e de flag, com registros gerais e de propósitos especiais.

A seguir é dada uma descrição do funcionamento e da estrutura da maioria dos componentes do processador central.


I. Registros

A. Registros acumulador e de flag

O processador central possui dois pares de registros independentes de acumulador e flag, um no registro principal e o cutro no alterável. O acumulador recebe os resultados de todas as operações lógicas e aritméticas de 8 bits, enquanto o registro de flag indica a ocorrência de condições específicas, lógico ou aritmética, no processador, tais como panidade, zero, sinal, carry (transporte), over flow (transbordo). Uma simples troca de instrução permite ao programador selecionar o par de registro de flag ou de acumulador.



Figura 3.1 Diagrama ologo da arquitetura interna do processolor central Z80.



Pigna 3.2 Configuração de registro do processados central Z80.

B. Registros de propósito geral

Existem dois registros similares de propósito geral. O registrador principal contém seis registros de 8 bits chamados B, C, D, E, H e L, o registrador alternado também contém seis registros de 8 bits referenciados como B', C', D', E', H' e L'. Para operações de 16 bits, esses registros podem ser agrupados em pares de 16 bits (BC, DE, HL ou BC', DE', HL'). Uma simples troca de instrução permite ao programador escolher entre os pares de registros.

C. Registros de proposite especial

1. PC (contador de programa)

O contador de programa possui um endereço de memória de 16 bits do qual a instrução em curso será buscada. Seguindo a execução da instrução, o contador PC é incrementado, caso o programa necessite do próximo byte na memória, ou então o conteúdo atual do PC é colocado com um novo valor, se uma instrução de jump ou call for executada.

2. SP (apontador de pilha)

O Z80 permite vários níveis de sub-rotinas acomodando-as através do uso de uma "pilha" e um "apontador de pilha"; quando determinadas instruções são executadas, ou quando chamadas para sub-rotinas são feitas, o contador PC e outro dado pertinente podem ser temporariamente armazenados

na pilha. Uma pilha é uma área reservada de várias posições de memória, o topo da qual é indicado pelo conteúdo do apontador de pilha, o que quer dizer que o apontador de pilha mostra o endereço da entrada mais recente, porque as posições de memória são organizadas como um arquivo do tipo último a entrar, primeiro a sair. Independentemente do tamanho da sub-rotina, ao término desta o processador central retorna ao programa principal através do endereço deixado no topo da pilha. Teoricamente, a pilha pode ter até 64 K bytes, entretanto, o espaço de programa não deve ser sobreescrito por uma pilha extensa.

D. Registros de indexação IX e IY

Esses registros facilitam a manipulação de tabelas de dados. Eles são dois registradores independentes de 16 bits que transformam a base de endereços usada em modos de endereçamento indexado, e aponta para as posições da memória onde o dado pertinente deve ser armazenado ou restaurado. Incorporado nas instruções de indexação está um inteiro, complementado a dois, que especifica o deslocamento desse endereço básico.

E. Registro de endereço de página de interrupção (1)

Este é um registro de 8 bits que pode ses carregado com um endereço da página de uma rotina de interrupção. Um programa de controle de interrupção ini vetoriar esse endereço de página.

F. Registro de restauração de memória (R)

A fim de permitir o uso de memórias dinâmicas para o Z80, um registro de 7 bits para restauração de memória é automaticamente incrementado após cada instrução de busca (fetch).

II. Unidade lógica e aritmética

Manipulações artiméticas e operações lógicas manuseiam 8 bits de cada vez na ULA (Unidade Lógica e Aritmética) do Z80. A ULA comunica-se internamente com os registros do processador central e não é acessível diretamente pelo programador. A ULA executa as seguintes operações:

Deslocamento à direita e à esquerda

Incremento

Decremento

Soma

Subtração

18

Ou

On Exclusivo

Comparação

Seta Bit (liga Bit)

Reseta Bit (desliga Bit)

Testa Bit

III. Registro de instrução e controle do processador central

O registro de instrução possui o conteúdo da posição de memória endereçada pelo PC (Contador de Programa) e é carregado durante o ciclo de busca de cada instrução. A unidade de controle do processador central executa as funções definidas pela instrução do registro de instrução e gera todos os sinais de controle necessários para transmitir os resultados aos registros apropriados.

IV. Hardware do processador central

A. A figura 3.3 mostra a pinagem do Z80. Este vem em uma embalagem industrial básica de 40 pinos do tipo dual em linha. A seguir é dada uma lista dos pinos com uma explanação de suas funções:

A₀ - A₁₅ Saída de três estados, ativa alta. A₀ - A₁₅ constitui uma via de 16 bits de endereços. Esses sinais fornecem o endereço para as mulanças de dados na memória (até 64K bytes) e para mudanças de dados nos dispositivos endereços) de E/S. O endereçamento de E/S utiliza os oito mais baixos bits de endereço para permitir ao usuário selecionar diretamente até 256 entradas ou 256 portas de saídas. A₀ é o bit de endereço menos significativo, Durante o tempo de restauração os sete bits de mais baixa ordem possuem um endereço válido de restauração.

D₀ -D₇ Entrada/Saída de três estados, ativa alta. D₀ - D₇ constitui uma via de dados bidirecional de 8 bits a qual (Via de de usada para trocas de dados com a memória e os dispositivos de E/S.

Saída, ativa baixa. M₁ indica que o ciclo de máquina presente é o ciclo de bisca de uma execução de (Ciclo 1 instrução. Note que durante a execução de 2 bytes. M₁ é gerado à medida que cada byte é buscado. A de codificação desses, 2 bytes sempre começa com CBH, DDH, EDH, ou FDH, M₁ também ocorre com IORQ máquina) para indicar o reconhecimento de um ciclo de interrupção.

MREQ Saúda de três estados, ativa baixa. O sinal de pedido de memória indica que a via de endereço possui um (Pedido de endereço válido para uma operação de leitura de memória ou escrita na memória.

Saída de três estados, ativa baixa. O sinal IORO máica que a metade menos significativa da via de endereço (Pedido de possui, um endereço de E/S válido para uma operação de leitura ou escrita em uma E/S. Um sinal IORO entrada/ também é gerado com um sinal MI, quando uma interrupção está sendo reconhecida, para indicar que um vetor de resposta de interrupção pode ser colocado na via de dados. Operações de reconhecimento de interrupção podem ocorrer durante um tempo de MI enquanto operações de E/S são proibidas.

RD Saída de três estados, ativa baixa. RD indica que o processador central quer ler da memória ou de um dispositivo de E/S. O dispositivo de E/S endereçado ou a memória endereçada devem usar este sinal para de colocar o dado na via de dados do processador central.

WE Saída de três estados, ativa baixa WR indica que a via de dados do processador central possui um dado (Escritana válido para ser armazenado na memória ou no dispositivo de E/S endereçado.

memória)

RESII Saída ativa baixa RESH indica que os 7 bits de mais baixa ordem da via de endereço contém um (Retresto) endereço de refresh para memórias dinâmicas e o sinal MREQ deve ser usado para fazer uma leitura (Restau- de refresh para todas as memórias dinâmicas russio)

HALT Saída, ativa baixa. HALT indica que o processador central executou uma instrução HALT e está esperando uma interrupção mascarável ou não mascarável antes de reassumir a operação. Enquanto parado, o parado) processador central executa NOPs (não operação) para manter ativo o refresh (restauração) de memória.

WAIT Entrada, ativa baixa. O WAIT indica para o processador central Z80 que o dispositivo de E/S ou a memória endereçada não estão prontos para transferência de dados. O processador central continua no estado de espera tanto tempo quanto o sinal WAIT estíver ativo, este sinal permite a memória ou o dispositivo de E/S serem sincronizados com o processador central.

Entrada, ativa baixa. O sinal de pedido de interrupção é gerado pelos dispositivos de E/S. Um pedido será atendido no final da instrução presente se o flip-flop de interrupção controlado por software interno estiver habilitado e se o final BUSRO não estiver ativo. Quando o processador central aceita a interrupção, um sinal de reconhecimento (TORQ durante M1) é enviado para inicio do próximo ciclo de instrução. O processador central pode responder a uma interrupção de três modos diferentes.

NMI (Interrupção não mascarável) Entrada, gatilhada (trigger) na descida. A linha de pedido de interrupção não mascarável tem prioridade maior do que o INT e é sempre reconhecida no final da instrução presente, indiferente ao status do flip-flop de interrupção. NMI força o processador central a recomeçar da posição 0066₁₆. O contador de programa é automaticamente salvo na pilha externa, dessa forma o usuário pode retornar ao programa que foi interrompido. Note que ciclos contínuos de WAIT podem impedir o término da instrução presente e que um BUSRQ anulara um NMI




Figura 3.3 Configuração dos pinos para o microprocessador Z80.

A temporização desses sinais será discutida nas seções de hardware.

V. Tipos de instruções do Z80

O Z80 pode executar 158 instruções separadas incluindo todas as 78 do 8080A.

Elas podem ser agrupadas como a seguir:

A. Carga e troca

Instruções de carga movem dados entre registros, ou entre registros e memória. A fonte e destino desses dados são especificados dentro da instrução. Instruções de troca permutam os conteúdos de dois registros.

B. Aritmética e lógica

Essas instruções operam o dado num acumulador, registro ou numa determinada posição de memória. Os resultados são colocados no acumulador e os flags são ligados de acordo. Operações aritméticas incluem adição e subtração de 16 bits entre pares de registros.

C. Transferência de bloco e procura

O Z80 usa uma simples instrução para transferir qualquer tamanho de bloco da memória para qualquer outro grupo contínuo de posições de memória. A busca de bloco usa um simples comando para examinar um bloco de memória através de um caracter particular de 8 bits.

D. Rotação e deslocamento

Dados podem ser rotacionados e deslocados no acumulador, num registro do processador central, ou na memoria. Essas instruções também têm facilidades de manuseio do código BCD (binary-coded decimal).

E. Manipulação de bit.

A manipulação de bit inclui funções de liga (set), desliga (reset) e teste. Bits individuais podem ser modificados ou testados no acumulador do processador central, ou memória. Os resultados das operações de teste são indicados nos registros de flags.

F. Palo, chamada e retorno

Um pulo é um desvio para uma localização de programa especificada pelo conteúdo do contador de programa. O conteúdo do contador de programa pode vir de três modos de endereçamento: imediato, estendido, ou registro indireto. Uma chamada é uma forma especial de pulo onde o endereço seguinte à instrução de chamada é colocado na pilha antes do pulo ser feito. Um retorno é a volta da chamada. Essa categoria inclui instruções especiais de rainicio.

G. Entrada e saida

Essas instruções transferem dados de registro e usemória para um dispositivo externo de E/S. Existem 256 portas de entrada e 256 de saída. Instruções especiais são providas para mover blocos de 256 bytes de ou para portas de E/S e memória.

H. Controle da UCP

Essas instruções incluem parada de UCP ou causam a execução de um NOP (não operação). A faculdade de permitir ou não entrada de interrupção é uma capacidade suplementar de controle.

VI. Formatos de instruções e dados

A memória para o Z80 é organizada em quantidades de 8 bits chamados de bytes (veja figura 3.4). Cada byte de programa é armazenado em uma posição de memória única e é referenciado por um endereço binário de 16 bits.

A capacidade de endereçamento direto da memoria é de 65536 bytes (65 K), a qual pode ser formada por qualques combinação de ROM (sead-only memory), EPROM (erasable-programmable sead-only memory), ou memoria programavel. O dado é armazemado nos formatos da figura 3.5.




Figura 3.4 Organização de um byte de dado no Z80.

VII Flags de status do Z80

O registro de flag (F e F') fornece informação para o usuario saber o status do processador central em qualquer tempo. Existem quatro bits de flag testáveis e dois não testáveis em cada registro. A figura 3.6 mostra a posição e identidade desses bits de flag.




Figura 3.5 Formutos de instrução em linguagem de máquina para o Z80.




Figure 3.6 Ponção e identidade dos bits do status de flag no registro de flag

As instruções setam (bit de flag = 1) ou resetam (bit de flag = 0) os flags de forma relevante para a operação que está sendo executada.

VIII. Conjunto de instruções do 280

Os seguintes símbolos e abreviações são usados na descrição subsequente das instruções do Z80;

Símbolo	Significado
acumulador	Registro A
endereço	Uma quantidade de 16 bits de endereço
endereço de ordem alta	Os 8 bits mais significativos do entiereço de 16 bits
endereço de ordem baixa	Os 8 bits menos significativos do endereço de 16 bits
dado	Uma quantidade de 8 ou 16 hits
dado de ordem alfa	Os 8 bits mais significativos do dado de 16 bits
dado de ordem baixa	Os 8 bits menos significativos do dado de 16 bits
porta	Um endereço de 8 bits de um dispositivo de E/S
r, t'	Um dos registradores A, B, C, D, E, H ou L
n ·	Uma expressão de 1 byte no range de 0 a 255
nn	Uma expressão de 2 bytes no range de 0 a 65 535
d	Uma expressão de 1 byte no range de -128 a 127

b

ė

Uma expressão no range de 0 a 7

Uma expressão de 1 byte no range de -126 a 129

ce O estado dos flags para as instruções condicionais JR e JP:

Flag Relativo	Condição				
Z	NZ não zero				
Z	Z zero				
C	NC não carry (não vai 1				
C	C carry (var 1)				
P/V	PO patidade impar				
P/V	PE pandade par				
S	P simil positivo				
5	M simal negativo				
	Z Z C C P/V P/V				

XXH	Indica endereço hexadecamal
99	Qualquer um dos pares de registros BC, DE, HL ou AF
25	Qualquer um dos pares de registros BC, DE, HL ou SF
pp	Qualquer um dos pares de registros BC, DE, IX ou SP
TT.	Qualquer um dos pares de registros BC, DE, IY, ou SP
3	Qualquer de v. n., (HL.), (IX + d) ou (IY + d)
dd	Qualque: um dos pares de registros BC, DE, HL ou SP
m	Qualque: de r. (HL), (IX + d) ou (IY = d)
(HL)	Especifica o contelido da memória na posição endereçada pelo contelido do par de de registro HL
(nn)	Especifica o conteúdo da memória na posição endereçada pela expressão de 2 bytes em nn
PC	Contador de programa
SP	Apontador de pilha

C	Carry (vai 1)
N	Adição/subtra

C, N, P/V, H, Z, S

N Adição/subtração
P/V Paridade/transbordo
H Meio carry
Z Zero
S Sinal

Lma expressão no range de 0 a 7

Flags de condição:

"É transferido para"
"E" lógico

OU exclusivo
OU inclusive


adição
subtração
"é trocado com"

GRUPO DE CARREGAMENTO DE OITO BITS

LDr,r'

ser'

O contendo de qualquer registro r' é carregado em qualquer outro registro r.



Cielos:

Estados: 4

Flags: nenhum

LDr. n.

n + n

O inteiro n de 8 bits é carregado em qualquer registro r.



Ciclos: 2 Estados: 7

Flags: nenhum

LDr. (HL)

r + (HL)

O conteúdo de 8 bits da posição de memória (HL) é carregado no registro r.



Ciclos: 2 Estados: 7

Flags: nenhum

LD 1, (IX + d)

 $r \leftarrow (lX + d)$

O operando (IX + d) (o conteúdo do registro de index IX somado com um deslocamento inteiro d) é carregado no registro r.


1,1	, (, :	į,	1	1	0 1
0 1	+	-	-	+	1	1 0
	1	1	1	1	-	1
	1	1	1	4	0.0	1

Ciclos: 5 Estados: 19 Flags: nenhum

$$LDr_{1}(IY+d)$$

 $r \leftarrow (IY + d)$

O operando (IY + d) (o conteudo do registro de index IY somado com um deslocamento inteiro d) é carregado em um registro r.



Ciclos:

5

Estados:

19

Flags:

nenhum

LD (HL), t

(HL) + r

O conteúdo do registro r e curregado em tuna posição de memória específicada pelo conteúdo do par de registro HL.



Cicios:

2

Estados:

2


Flags:

nenhum

LD (IX+d), t

 $(IX + d) \leftarrow r$

O conteúdo do registro 1 é carregado no endereço de memeria especificado pelo conteúdo do registro de index IX somado com d. o qual é um complemento a dois do deslocamento inteiro.



Ciclos:

5

Estados:

19


Flags:

nenhum

LD (IY+d), r

(TY+d) +- r

O conteúdo do registro r é carregado no endereço de memória especificado pela soma do conteúdo do registro de index IX com d, um complemento a dois do deslocamento inteiro.



Ciclos: 5 Estados: 19 Flags: nenhum

LD (III.), n

(HL) + n

O inteiro n é carregado no endereça de memória especificado pelo conteúdo do par de registros HL.



Ciclos: 3 Estados: 10 Flugs: nenhum

LD (EX+d), n

 $(IX + d) \leftarrow n$

O operando n é carregado em um endereço de memóna especificado pela soma do conteúdo do registro de index IX e o complemento a dois do deslocamento do operando d

1	1 0	İ	1	İ	0	1
0 1) 1	Ţ	1,0	1	1	0
- 1	1	1	-	1	1	1
y	1	1	1	1	1	1
1	1	1	1	1	1	1
1	110	1	1	-1	1	100

Ciclos: 5 Estados: 19 Flags: nenhum

LD (IY + d), n

 $(IY+d) \leftarrow n$

O inteiro n é carregado em uma posição de memória especificada pelo conteúdo do registro de index IY somado com um deslocamento inteiro d.


1	1	1	1	1	1	0	1
0	0	1	1	0	1	1	0
-	-	-	d			1	
	1	1				-	
1	7	-	n :	-	- 1	- 1	-

Ciclos: 5 Estados: 19 Flags: nenhum

LDA.(BC)

A - (BC)

O conteúdo da posição de memoria especificada pelo conteúdo do par de registro BC é carregado no Acumulador.



Ciclos: 2 Estados: 7

Flags: nenhum

LDA, (DE)

 $\Lambda \leftarrow (DE)$

O conteudo da posição de memória especificada pelo par de registro DE é carregado no Acumulador.

- 1	-	1	1		T	1	1
D	0	0	1	1	0	1	0
1		1		1	1	4	1

Ciclos: 2 Estados: 7

Flags: nenhum

LDA, (no)

A - (nn)

O conteudo da posição de memória especificada pelos operandos un é carregado no Acumulador. O primeiro operando n é o byte de menor ordem de um endereço de memória de 2 bytes.

0	0 1	1	1	1 () 1	0
. 1	1	1	-	-	-	7.
1	1	1	1	1	1	1
_	1	Τ,	1	1	-	1
1	1	1	-	1	1	1

Ciclos: 4 Estados: 13 Flags: nenhum

LD (BC), A

(BC) + A

O conteúdo do Acumulador e carregado na posição de memória específicada pelo conteúdo do par de registro BC.



Ciclos: Estados: 2


Flags:

nenhum

LD (DE), A

(DE) + A

O conteúdo do Acumulador é carregado na posição de memoria especificada pelo par de registro DE.



Ciclos: Estados: 7

Flugs:

nenhum

LD (nn), A

(nn) - A

O contendo do Acumulador é carregado no endereço de memoria especificado pelos operandos na O primeiro operando a é o byte de menor ordem do operando na.



Ciclos:

4

Estados:

13

Flags:

nenhum

LDA.I

A +1

O conteúdo do registro de controle do vetos de interrupção I é carregado no acumulador.

1	1	1	0	1	1	0	1
0	1	0	1	0	1	1	1

Ciclos: Estados: 2

Flags:

9 S, Z, M, N, P/V

S: figado se I < 0

Z: ligado se 1 = 0


H, N: desligado se 1 = 0

P/V: contém a conteúdo de IFF2

LDA.R

A + R

O conteúdo do registro de Refresh de memória R é canegado no Acumulador.



Ciclos:

Estados:

9

Flags.

S, Z. H, N, P/V

S: ligado se R < 0

Z: ligado se R = 0

H. N. desligado

P/V: contêm o conteúdo de IFF2

LDI.A

1 + A

O conteúdo do Acumulado: é carressen no registro de controle do vetor de interrupção I.



Ciclos:

2

Estudos:

4


Flags:

nenhum

LDR, A

R - A

O conteúdo do Acumulador é carregado no registro de Refresh de memória R.



Ciclos

2

Estados:

9

Flags:

nenhum

INSTRUÇÕES DE CARREGAMENTO DE DEZESSEIS BITS

LD dd. nn

dd - nn

O inteiro un de 2 bytes é carregado no par de registro dd, onde dd define os pares de registros BC, DE, HL, ou SP, montado no código objeto como a seguir:

Par	dd
BC	00
DE	01
HL	10
SP	11


0	0	d	i i	0	0	0 1
1	1	1	1	1	12	· In
	-1	1	1	-		I
1	7	T	T	T	1	1
	3	1	1	1	1	

Ciclos: 3 Estados: 10 Flags: nenhum

LD IX, nn

IX. ← nn

O inteiro na é carregado no registro de index IX.



Ciclos: 4 Estados: 14 Flags: nenhum

LD IY, nn

IY - nn

O inteiro nn é carregado no registro de index IY


1 1	1	1	1 1	0	1
0 0	1	0	0 0	0	1
-	1 1	n -	1	1	-
		- 0 -	-	1	
1	1 1	1	1	1	

Ciclos: 4 Estados: 14 Flags: nenhum

LD HL, (nn)

H + (nn + 1), L + (nn)

O conteúdo do endereço de memória no é carregado no registro L, e o conteúdo da práxima posição de memória (nn + 1) é carregado no registro H.



Ciclos:


5

Estados: Flags: 16 nenhum

LD dd, (nn)

 $dd_H \leftarrow (nn + 1), dd_L \leftarrow (nn)$

O conteúdo do endereço un é carregado na parte de ordem baixa do par de registro dd, e o conteúdo do próximo endereço de memóna (nn + 1) é carregado na parte alta de dd.



Ciclos.

6

Estudos:

20.

Flags:

nenhum

LD IX, (nn)

 $IX_H \leftarrow (nn+1), IX_L \leftarrow (nn)$

O conteúdo do endereço um é carregado na parte de ordem baixa do registro de index IX, e o conteúdo do próximo endereço de memória (nn + 1) é carregado na parte de ordem alta de IX.

1	1	1	0	1	1	1	1	1	1	1	0	1	1
0	0	1	1	1	0		1	-	0	1	1	1	0
		1		-	n				_	1		T	+
		1		-	-	1		1		1		1	
+		7			n		-	-	-				+

Ciclos:

6

Estados:

20

Flags:

nenhum

LD IY. (nn)

IY_H + (nn + 1), IY_L + (nn) O conteúdo do endereço un é carregado na parte de ordem baixa do registro de index IY, e o conteúdo do próximo endereço de memória (nn + 1) é carregado na parte de ordem alta de IV.

1 1	1	1	1	1	0 1
0 0	1	0	1	0 '	1,0
+	1	n :	1	1	1
		n-	1	1	1
		1	112		- 1

Ciclos: 6 Estados: 20 Flags: nenhum

LD (nn), HL

(nn+1) + H, (nn) + L

O conteúdo do registro L é carregado no endereço de memória un e o conteúdo do registro H é carregado no próximo endereço (nn + 1).



Clelos: 16 Estados: nenhann Flags:

LD (nn), dd

 $(nn + 1) \leftarrow dd_{H}, (nn) \leftarrow dd_{L}$

O byte de baixa ordem do par de registro de é carregado no endereço de memória no; o byte superior é carregado no endereço de memória nn + I ...

1	1	1	0	1	1	0	1
0	1	ď	d	0	0	1	1
+	-	7	n	-	1	-	+
-	-	-1	n-	-1	-	-	
-		- 4	. 1	-1	. 1	- X	

Ciclos: 6 Estados: 20 Flags: nenhum

LD (nn), IX

 $(nn + 1) \leftarrow IX_H, (nn) \leftarrow IX_L$

O byte de baixa ordem do registro de index IX é carregado no endereço de memória nn; o byte de ordem superior é carregado no próximo endereço nn + I.

1	1	0	1	1	1	0 1
0	0	1	0	0	0	1 0
7	T	1	n-	-	1	1
ш	-1	-	- 1	-	-	1
-	- 1	- 1	n-		- 1	-

Ciclos:

6 20


Estados: Flaga:

nenhum

LD (nn), IY

 $(nn+1) \leftarrow IV_{H^1}(nn) \leftarrow IV_L$

O byte de ordem baixa do registro de index 1Y e carregado no endereço de memória no; o byte de ordem superior é carregado na posição de memória no + 1.



Ciclos:

6

Estados:

20

Flugs:

nenhum

LD SP. HL

SP + HL

O conteúdo do par de registro HL é carregado no SP (apontador de pilha)

1	1	1	1	1	0	n	1
1	-	-			-	-	

Ciclos:

- 1

Estados:

6

Flags:

nenhum

LD SP, IX

SP + IX

O contendo de 2 bytes do registro de index IX é carregado no SP.

1	1	0	1	1	1	0	1
1	1	1	1	1	0	0	1

Ciclos: Estados:

Flags:

10

nenhum

LD SP, IY

SP + IV

O conteúdo de 2 hytes do registro de index IY é carregado no SP.

1	1	1	1	1	1	0	1
1	1	1	1	1	0	0	1

Ciclos: Estados: 10

Flags:

nenhum

PUSH 99

 $(SP - 2) \leftarrow qq_{I,I}(SP - 1) \leftarrow qq_{II}$

O conteúdo do par de registro que colocado na pilha externa de memoria LIFO (último a entrar, primeiro a sair). O par de registro SP contém o endereço de 16 bits do topo da pilha. Essa instrução primeiro decrementa o SP e carrega o byte de ordem alta do par de registro que no endereço de memória agora especificado pelo SP, então decrementa de novo o SP e carrega o byte de ordem baixa do que na posição de memória correspondente a esse novo endereço no SP.



Ciclos:

3

Estados: Flags:

nenhum

PUSH IX

 $(SP-2) \leftarrow IX_I$, $(SP-1) \leftarrow IX_I$

O conteúdo do registro de index IX é colocado na pilha. Essa instrução primeiro decrementa o SP e carrega o byte alto de IX no endereço de memória agora especificado pelo SP; então decrementa de novo o SP e carrega o byte baixo na posição de memória correspondente a esse novo endereço no SP

1 1	0	1	1	1	0	1
1 1	1	0	0	1	0	1

Ciclos: 3 Estados: 15 Flags: nenhum PUSH IY

 $(SP-2) \leftarrow IY_L$, $(SP-1) \leftarrow IY_H$

O conteudo do registro de index IY é colocado na pilha. Essa instrução primeiro decrementa o SP e carrega o byte alto de IV no endereço de memória agora especificado pelo SP; então decrementa de novo o SP e carrega o byte baixo na posição de memória correspondente a esse novo endereço no SP.



Ciclos:

15

Estados: Flags:

nenhum

POP qq

 $qq_H \leftarrow (SP+1), qq_L \leftarrow (SP)$

Os 2 bytes do topo da pilha são colocados no par de registro qq. Essa instrução primeiro carrega na parte baixa de qq o byte da posição de memória correspondente ao conteúdo de SP; então SP é incrementado e o conteúdo da posição de memória adjacente é carregado na parte aita de qq, e o SP é agora novamente incrementado



Ciclos:

3

Estados:

10

Flags:

nenhum

POP IX

 $IX_H \leftarrow (SP + 1), IX_L \leftarrow (SP)$

Os 2 bytes do topo da pilha são colocados no registro de index IX. Essa antração primeiro carrega na parte baixa de IX o byte da posição de memória correspondente ao conteúdo de SP, o SP é incrementado e o conteúdo da posição de memória adjacente é carregado na parte alte de IX. O SP é agora novamente incrementado.



Ciclos:

4

Estados:

14

Flags:

nenhum

POP IY

 $IY_H \leftarrow (SP + 1), IY_L \leftarrow (SP)$

Os 2 bytes do topo da pilha são colocados no registro de index IY. Essa instrução primeiro carrega na parte baixa de IY o byte da posição de memória correspondente ao contoúdo de SP; então SP é incrementado e o conteúdo da posição de memória adjacente é carregado na parte alta de IY. O SP é agora novamente incrementado.

1	1	, 2	,1	, 1	, 1	0	1
1	1	1	0	0	0	0	1

Ciclos:

4

Estados: Flags:


nenhum

GRUPO DE PROCURA, TROCA E TRANSFERÊNCIA DE BLOCO

EX DE, HL

DE +-> HL

O conteúdo de 2 bytes dos pares de registros DE e HL são trocados.



Ciclos:

1

Estados:

4

Flags:

nenhum

EX AF, AF'

AF WAT

O conteúdo de 2 bytes dos pares de registros AF e AF são trocados.

Ciclos:

1

Estados: Plags: 4 nenhum

EXX

 $(BC) \longleftrightarrow (BC'), (DE) \longleftrightarrow (DE'), (HL) \longleftrightarrow (HL')$

O valor de cada 2 bytes nos pares de registros BC, DE e HL é trocado com valor de 2 bytes no BC', DE' e HL respectivamente.

Ciclos:

-1

Estados:

4

Flags:

nenhum

EX.(SP), HL

H ←→ (SP+1), L ←→ (SP)

O byte mais baixo contido no par de registro HL é trocado com o conteúdo do endereço de memória especificado pelo conteúdo do par de registro SP, e o byte mais alto de HL é trocado com o endereço de memória seguinte (SP + 1).

Ciclos:

5

Estados:

19

Flags:

nenhum

EX (SP), IX

 $IX_H \longleftrightarrow (SP+1), IX_L \longleftrightarrow (SP)$

O byte mais baixo do registro de index IX é trocado com o conteúdo do endereço de memória especificado pelo conteúdo do par de registro SP, e o byte mais alto de IX é trocado com o próximo endereço (SP + 1).

AR					
A160		4		ò	
	0	e	з		

1	1	0	1	1	1	0	1
1	1	1,	0	0	0	1	1

Clelos 23 Estados:

Flags: nenhum

EX (SP), IY

 $\text{IY}_H \iff (\text{SP}+1)$. $\text{IY}_L \iff (\text{SP})$ O byte mass baixo do registro de index IY é trocado com o conteúdo do endereço de memoria especificado pelo conteúdo do par de registro SP, e o byte mais alto de IY é trocado com o próximo endereço de memoria.

1	1	1	1	1	1	0	1
1	1	1	0	0	0	1	1

6 Ciclos: Estados: 23 nenhum Flags:

LDI

(DE) + (HL), DE + DE+1, HL + HL+1, BC + BC-1

Um byte de dado é transferido da posição de memória endereçado pelo conteúdo do par de registro HL para posição de memoria endereçada pelo conteúdo do par de registro DE. Então ambos os pares de registros são incrementados e o par de registro BC (contador de byte) à decrementado.

1	1	1	0	1	1	0	1
1	0,	1	0	0	D,	o'	0

4 Ciclos: Estados: 16

H. N. P/V Flags:

H. N. desligado

P/V: ligado se BC - 1 ≠ 0

LDIR

(DE) + (HL), DE + DE + 1, HL ← HL + 1, BC ← BC - 1

Essa instrução de 2 bytes transfere um byte de dado da posição de memória endereçada pelo conteúdo de HI, para posição de memória endereçada pelo par de registro DE. Então, ambos os pares de registros são incrementados e o par de registro BC (contador de byte) é decrementado. Se a decrementação fizer com que BC va a 0, a instrução é terminada. Se BC não é 0, o contador de programa é decrementado de 2 e a instrução é repetida. Nota: se BC for posto em 0 antes da execução da instrução, a instrução será repetida até um total de 64 K bytes Também, interrupções serão reconhecidas após cada transferência de dado.

1	1	1	0	1	1	0	1
1	n	1	1	0	0	0	O

Para BC ≠ 0:

Ciclos: 5 Estados: 21

Para BC = 0

Ciclos: 4


Estados: 16

Flags: H, N, P/V: desligado

LDD

$$(DE) \leftarrow (HL)$$
, $DE \leftarrow DE = 1$, $HL \leftarrow HL = 1$, $BC \leftarrow BC = 1$

Essa instrução de 2 bytes transfere um byte da posição de memória endereçada pelo conteúdo de III. para posição de memória endereçada pelo conteúdo de DE. Então ambos os registros incluindo o BC são decrementados.



Ciclos: 4 Estados: 16

Flags: H, N, P/V

H, N; desligado

P/V: ligado se BC - 1 ≠ 0

LDDR

Essa instrução de 2 bytes transfere um byte de dado da posição de memória endereçada pelo conteúdo de HL para posição de memória endereçada pelo conteúdo de DE, Então ambos os registros, tauto quanto o BC, são decrementados. Se a decrementação fizer com que BC vá para 0, a instrução é terminada. Se BC não é 0, o contador de programa é decrementado de 2 e a instrução é repetida. Nota: Se BC é feito 0 antes da execução da instrução, a instrução será repetida até o total de 64 K bytes. Também serão reconhecidas interrupções apos cuda transferência de dados.

1	1	1	0	1	1	D	1
1	0	1	1	1	0	0	0

Para BC ≠ 0

Ciclos: 5 Estados: 21

Para BC = 0:

Ciclos: 4 Estados: 16


Flags: H, N, P/V: desligado

48

CPI

A - (HL), HL + HL + 1, BC + BC - 1

O conteúdo da posição de memória endereçada pelo HL é comparada com o conteúdo do Acumulador. No caso de uma comparação verdadeira, um bit de condição é ativado.



Ciclos: 4 Estados: 16

Flags: S, Z, H, N, P/V

S: ligado se o resultado e negativo

Z ligado se A = (HL)

H: ligado se não houver vem 1 do bit 4

N: ligado

P/V: ligado se BC - 1 # 0

CPIR:

A - (HL). HL ← HL + 1, BC ← BC - 1

O contendo da posição de memória endereçada pelo HL é comparado com o contendo do Acumulador. No caso de uma comparação verdadelta, um bit de condição é ativado O HL é incrementado e o BC é decrementado. Se o decremento fizer com que BC vá para 0 ou se A = (HL), a instrução é terminada. Se BC não é 0 e se A = (HL), o contador de programa é decrementado de dois, e a instrução é repetida. Nota: Se BC é posto em 0 antes da execução da instrução, a instrução sará repetida até um total de 64 K bytes se nenhuma igualdade for encontrada. Também, interrupções serão reconhecidas após cada comparação.



Para BC # O e A # (III.):

Ciclos: 5 Estados: 21

Para BC = ou A = (HL):

Ciclos: 4 Estados: 16

Flags; S, Z, H, N, P/V

S: ligado se o resultado é negativo

Z: ligado se A = (HL):

H; ligade se não houver vem 1 do hit 4

N: Hgado

P/V: ligado se BC ≠ 0

CPD

 $A = (HL), HL \leftarrow HL - 1, BC \leftarrow BC - 1$

O conteúdo da posição de memória endereçada pelo HL é comparado com o conteúdo do Acumulador. No caso de uma comparação verdadeira um bit de condição é ativado. O HL e o BC são decrementados.

1	1	1	0	, 1	, 1	0	1
1	0	1	0	1	0	0	1

Ciclos: 4 Estados: 16

Flags: S, Z, H, N, P/V

S: ligado se o resultado é negativo

Z: ligado se A = (HL)

H: ligado se não houver vem 1 do bit 4

N: ligado

P/V: ligado se BC - 1 = 0

CPDR

$$A = (HL), HL \leftarrow HL = 1, BC \leftarrow BC = 1$$

O conteúdo da posição de memória endereçada pelo HL é comparado com o conteúdo do Acumulador. No caso de uma comparação verdadeira um bit de condição é ativado. O HL e o BC são decrementados. Se o decremento fizer com que BC vá para 0 ou se A = (HL), a instrução é terminada. Se BC não é 0 e A ≠ (HL), o contador de programa é decrementado de 2 e a instrução é repotida. Nota: Se BC é colocado em 0 antes da execução da instrução, a instrução fará uma comparação nos 64 K bytes se nenhuma igualdade for encontrada. Também interrupções serão reconhecidas após cada comparação e dado.

Para BC ≠ 0 e A ≠ (HL):

Ciclos: 5 Estados: 21

Para BC = 0 ou A = (HL):

Ciclos: 4 Estados: 16

Flags: S, Z, H, N, P/V

S: ligado se o resultado é negativo

Z: ligado se A = (HL)

H: ligado se não houver vem 1 do brt 4

N: ligado

P/V: ligado se BC 1 # 0

GRUPO LÓGICO E ARITMÉTICO DE 8 BITS

ADDA, T

A + A+1

O conteúdo do registro r é somado com o conteúdo do Acumulador e o resultado é armazenado no Acumulador



Ciclos: Estados:

S, Z, H, N, C, P/V Flags:

S: ligudo se o resultado é negativo Z: ligado se o resultado é 0 H; ligado se houver vai 1 do bit 3

N: desligado

C: ligado se houver vai 1 do bit 7 P/V: ligado se houver transbordo

ADDA, II

A + A+n

O interro e é somado com o conteúdo do Acumulador, e o resultado é armazenado no Acumulador



Ciclos: Estados:

S. Z. H. N. C. P/V Flags:

S. ligado se o resultado é negativo Z: ligado se o resultado é 0 H: ligado se houver vai 1 do bit 3

N: desligado

C: ligado se houver vai 1 do bit 7 P/V: ligado se houver transbordo

ADD A, (HL)

A + A+(HL)

O byte do endereço de memoria especificado pelo conteúdo de HL é somado com o conteúdo de acumulador, e o resultado é armazenado no acumulador.

1	n	0	0	n	1	1	0
*	~ .		-		-		. ~

Ciclose Estados:

S. Z. H. N. C. P/V Flags:

S: ligado se o resultado é negativo Z: ligado se o resultado é O H: ligado se houver vai 1 do bit 3


N: desligado

C: ligado se houver vai 1 do bit 7 P/V: ligado se houver transbordo

ADD A. (IX+d)

$$A \leftarrow A + (IX + d)$$

O conteúdo do registro de index IX é somado com um deslocamento d para apontar para um endereço na memória. O conteúdo desse endereço é, então, somado com o conteúdo do Acumulador e o resultado é armazenado no Acumulador.



Ciclos: Estados:

5 19

Flags:

S, Z, H, N, C, P/V

S: ligado se o resultado é negativo Z: ligado se o resultado é 0 H: ligado se houver vai 1 do bit 3


N: desligado

C: ligado se houver vai 1 do bit 7 P/V: ligado se houver transbordo

ADD A. (IY + d)

$$A \leftarrow A + (IY + d)$$

O conteúdo do registro de index IY é somado com um deslocamento d para apontar um endereço na memória. O conteúdo desse endereço é então, somado com o conteúdo do Acumulador, e o resultado é armazenado no Acumulador



Ciclos: Estados: 19

Flags: S. Z. H. N. C. P/V

S: ligado se o resultado é negativo Z: ligado se o resultado é 0 H: ligado se houver vai I do bit 3

N: ligado

C: ligado se houver vai I do bit 7 P/V: ligado se houver transbordo

ADC A, 5

A -- A+5+CY

O operando s é qualquer de r, n, (III.), (IX + d), ou (IY + d), como definido para instrução análoga ADD. Essas várias possibilidades de combinações de operando são montadas no código objeto da seguinte forma.

ADC A, r ADC A, n	1 1 0 0 1 1 1 0
ADC A. (HL)	1 0 0 0 1 1 1 0
ADC A, (IX+d)	1 1 0 1 1 1 0 1
	1 0 0 0 1 1 1 1 0
	+ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
ADC A, (IY+d)	1 1 1 1 1 1 0 1
	1 0 0 0 1 1 1 0
	+ + + + + + + + + + + + + + + + + + + +

O operando s junto com o Flag val I (carry) ("C" no registro F) é somado com o conteúdo do Acumulador e o resultado é armazenado no Acumulador.

Instrução	Ciclos	Estados
ADC A, r	1	4
ADC A, n	2	7
ADC A, (HL)	2	7
ADC A, (IX+d)	5	19
ADC A, (IY+d)	5	19

Flags:

S, Z, H, N, C, P/V

S: ligado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado se houver vai 1 do bit 3

N: desligado

C: ligado se houver vai 1 do bit 7. P/V: ligado se houver transbordo

SUB's

 $A \leftarrow A - 5$

O operando s é subtraído do Acumulador, e o resultado é armazenado no Acumulador

SUB r	1 0 0 1 0 - r
SUB n	1 1 0 1 0 1 1 0
	+ 1 1 n 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
SUB (HL)	1 0 0 1 0 1 1 0
SUB (IX+d)	1 1 0 1 1 1 0 1
	1 0 0 1 0 1 1 0
	+ + + + + + + + + + + + + + + + + + + +
SUB (IY+d)	1 1 1 1 1 1 0 1
	1 0 0 1 0 1 1 0
	- 1 d - 1 1 1

Instrução	Ciclos	Estados
SUB r	1	4
SUB n	2	7
SUB (HL)	2	7
SUB (IX+d)	5	19
SUB (IY+d)	5	19

Flags:

S, Z, H, N, C/ P/V

S: ligado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado se não houver vem 1 do bit 4

N: ligado

C: ligado se não houver vem 1 P/V: ligado se houver transbordo

54

SBC A, s

A + A - s - CY

O operando a junto com o Flag vai 1 (carry) ("C" no registro F) é subtraído do conteúdo do Acumulador e o resultado é annazenado no Acumulador.

SBC A, r	1 0 0 1 1 - r
SBC A, n	1 1 0 1 1 1 1 0
	+ n + 1 + 1 + 1 + 1 + 1 + 1 + 1 + 1 + 1
SBC A, (HL)	1 0 0 1 1 1 1 0
SBC A, (IX+d)	1 1 0 1 1 1 0 1
	1 0 0 1 1 1 1 0
	- d d d d d d d d d d d d d d d d d d d
SBC A, (IY+d)	1 1 1 1 1 1 0 1
	1 0 0 1 1 1 1 0
	+ 1 1 d 1 1 1 1 1

Instrução	Ciclos	Estados	
SBC A, r	1	4	
SBC A, n	2	7	
SBC A, (HL)	2	7	
SBC A, (IX+d)	5	19	
SBC A, (IY+d)	5	19	

Flags:

S, Z, H, N, C, P/V

S. ligado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado se não houver vem I do bit 4

N: ligado

C: ligado se não houver vai 1 P/V: ligado se houver transbordo

AND &

A - A A s

Um operando lógico E, bit a bit, é feito entre o byte especificado pelo operando s e o byte contido no Acumulador, o resultado é armazenado no Acumulador.

AND r	1 0 1 0 0 - +
AND n	1 1 1 0 0 1 1 0
	+ 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
AND (HL)	1 0 1 0 0 1 1 0
AND (IX+d)	1 1 0 1 1 1 0 1
	1 0 1 0 0 1 1 0
	+ 1 1 d 1 1 1 1 +
AND(IY+d)	1 1 1 1 1 1 0 1
	1 0 1 0 0 1 1 0
	+ 1 1 0 1 1 1 1

Instrução	Ciclos	Estados
ANDr	1	4
AND n	2	7
AND (HL)	2	7
AND (IX+d)	5	19
AND (IX+d)	5	19

Flags:

S, Z, H, N, C, P/V

S: ligado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado

N: desligado

C: desligado

P/V: ligado se paridade par

OR s

A + A V s

Uma operação lógica OR(OU), bit a bit, é feita entre o byte especificado pelo operando a e o byte contido no Acumulador; o resultado é armazenado no Acumulador.

OR r	1 0 1 1 0 - r
OR n	1 1 1 1 0 1 1 0
	+ 1 1 n 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
OR(HL)	1 0 1 1 0 1 1 0
OR(IX+d)	1 1 0 1 1 1 0 1
	1 0 1 1 1 0 1 1 0
	- 1 1 d - 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
OR(IY+d)	1 1 1 1 1 1 0 1
	1 0 1 1 0 1 1 0
	- d - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1

Instrução	Ciclos	Estados
ORr	1	4
OR n	2	7
OR (HL)	2	7
OR (IX+d)	5	19
OR (IY+d)	5	19

Flags:

S, Z, H, N, C, P/V

S: ligado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado

N: desligado

C: desligado

P/V: ligado se pandade par

XORS

A+ABS

Uma operação lógica OU-exclusivo, bit a bit, é feita entre o byte especificado pelo operando s e o byte contido no Acumulador; o resultado é armazenado no Acumulador.

XOR r	1 0 1 0 1 - r
XOR n	1 1 1 0 1 1 1
XOR (HL)	1 0 1 0 1 1 1 0
XOR (IX+d)	1 1 0 1 1 1 0 1
	1 0 1 0 1 1 1 0
	+ 1 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
XOR (IY+d)	1 1 1 1 1 1 0 1
	1 0 1 0 1 1 1 0
	4 d + +

Instrução	Ciclos	Estados
XOR r	1	4
XOR n	2	7
XOR (HL)	2	7
XOR (IX+d)	5	19
XOR (IY+d)	5	19

Flags:

S, Z, H, N, C, P/V

S: hgado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado

N: desligado

C: desligado

P/V: ligado se paridade par

CP s

A - 3

O conteúde do operando s é comparado com o conteúdo do Acumulador. Se houver uma comparação verdadeira, um flag é ativado.

CP r	1 0 1 1 1
CP n	1 1 1 1 1 1 0
	+ 1 1 n 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
CP (HL)	1 0 1 1 1 1 1 0
CP (IX+d)	1 1 0 1 1 1 0 1
	1 0 1 1 1 1 1 0
	+ 1 1 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
CP (IY+d)	1 1 1 1 1 1 0 1
	1 0 1 1 1 1 1 0
	d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Instrução	Ciclos	Estados	
CP r	1	4	
CP n	2	7	
CP (HL)	2	7	
CP (IX+d)	5	19	
CP (IY+d)	5	19	

Flags:

S, Z, H, N, C, P/V

S: ligado se o resultado é negativo

Z: ligado se o resultado é D

H: ligado se não houver vem 1 do bit 4


N: ligado

C: hgado se não houver vem 1 P/V: hgado se houver transbordo

59

INCT

O registro r é incrementado



Ciclos:

Estados:

Flags:

5, Z, H, N, P/V

S: ligado se o resultado é negativo Z: ligado se o resultado é 0 H: ligado se houver vai 1 do bit 3

N: desligado

P/V: ligado se r continha 7FH antes da operação

INC (HL)

O byte contido no endereço especificado pelo conteúdo de HL e incrementado.



Ciclos:

3 11

Estados: Flags:

S, Z, H, N, P/V

S: ligado se o resultado é negativo-Z: ligado se o resultado é 0

H: ligado se houver vai 1 do bit 3


N: desligado

P/V: ligado se (HL) continha 7FH untes da operação

INC (IX + d)

$$(IX+d) \leftarrow (IX+d)+1$$

O conteúdo de index IX é somado com o complemento a dois do deslocamento interro d para apontar para um endereço na memória. O conteúdo desse endereço é, então, incrementado.



Ciclos:

6

Estados:

23

Flags: S, Z, H, N, P/V

S: ligado se o resultado é negativo Z ligado se o resultado € 0 H: ligado se houver vai 1 do bit 3

N: desligado

P/V: ligado se (IX + d) continha 7FH antes da operação

INC (IY+d)

 $(1Y+d) \leftarrow (1Y+d)+1$

O conteúdo do registro de Index IY é somado com o complemento a dois do deslocamento inteiro d para apontar para um endereço na memória. O conteúdo desse endereço é, então, incrementado.

1	1	1	1	1	1	0	1
0	0	1	1	0	1	0	0
	-	-	1	j	-	-	-
		10-	-0	-		1	

Ciclos:

6

Estudos:

23

Flags:

S. Z. H. N. P/V

S: ligado se o resultado é negativo

Z: ligado se o resultado é 0

H: ligado se houver vai 1 do hir 3

N: desligado

P/V: ligado se (IY + d) continha 7FH antes da operação

DEC m

m + m - 1

O byte especificado pelo operando m é decrementado.

DEC r	0 0 1 0 1
DEC (HL)	0 0 1 1 0 1 0 1
DEC (IX+d)	1 1 0 1 1 1 0 1
	0 0 1 1 3 1 0 1
	d
DEC (IY+d)	1 1 1 1 1 1 0 1
	0 0 1 1 0 1 0 1
	+ 1 d + 1 1

Instrução	Ciclos	Estados	
DEC r	1	4	
DEC (HL)	3	11	
DEC (DX+d)	6	23	
DEC (IY+d)	6	23	

Flags.

S. Z. H. N. P/V

S: ligado se o resultado é negativo Z: ligado se o resultado é 0

H: ligado se não houver vai 1 do bit 4

N:ligado

P/V: ligado se m continha 80 H antes da operação

GRUPOS DE CONTROLE DA CPU E PROPÓSITO GERAL ARITMÉTICO

CPL

 $A \leftarrow \overline{A}$

O conteúdo do Acumulador é invertido (complemento em um)



Ciclos:

1

Estados: Flags:

H.N

H: ligado N: ligado

NEG

A + O A

O conteúdo do Acumulador é invertido (complemento de dois).

Isto é o mesmo que subtratr o conteúdo do Acumidador de 0 (zero).

1	1	1	0	1	1	0	1
0	1	0	Q.	0	1	0	0

Clelos:

2

Estados:

8

Flags

S.Z. H. N. C. P/V

S: ligado se o resultado é negativo Z: ligado se o resultado é zero H: ligado se for 1 do bit 4

N: ligado

C: ligado se o Acumulador não era OOH ames da operação P/V: ligado se o Acumulador era 80 H antes da operação

CCF

CY + CY

O flag C no registrado: F é invertido.

1 7	1 1	- 1
4 4	4 4	
	1 1	1 1 1 1

Ciclos:

1

Estados:

4

Flags;

H, N, C

.H: o CARRY (vai um) antigo será copiado

N: desligado

C: ligado se CY era zero antes da operação

SCF

 $CY \leftarrow 1$

O flag C no registrador F é ligado



Ciclos:

1

Estados:

4

Flags:


H, N, C H; desligado

N: desligado

C: ligada

NOP

O processador central não executa nenhuma operação durante este ciclo de máquina.



Ciclos:

1

Estados:

4

Flags:

nenhura

DAA

Esta instrução ajusta condicionalmente o Acumulador para as operações de soma e subtração em BCD. Para as instruções (ADD, ADC, INC, SUB, SRC, DEC, NEG) a tabela, a seguir, mostra a operação realizada.

ореяаçãо	C ANTES DO DAA	VALOR EM HEX A DO DIGITO SUPERIOR (9): 7-4)	NAMES DO	VALOR EM HEXA DO DÍGITO INFERIOR (B.) 3-0)	NÚMERO SOMADO AO BYTE	C DEPOIS DO DAA
ADD ADC INC	0 0 0 0 0 0 0 1 1	0-9 0-8 0-9 A-F 9-F A-F 0-2 0-2 0-3	0 0 1 0 0 1 0 0	0-9 A-F 0-3 0-9 A-F 0-3 0-9 A-F	00 06 06 60 66 66 66 66	0 0 0 1 1 1 1 1
SUB SBC DEC NEG	0 0 1 1	0-9 0-8 7-F 6-F	0 1 0	0-9 6-F 0-9 6-F	00 FA A0 9A	0 0 1 1

CICLOS M:1

ESTADOS T: 4

4 MHZ

Ciclos: Estados: 4

Flags:

S, Z, H, C, P/V

S: ligado se o bit mais significativo do Acumulador for 1 depois da operação

Z: ligado se o Acumulador for zero após a operação

H: veja a instrução C: veja a instrução

P/V: ligado se o Acumulador é paridade par após a operação

HALT

A instrução HALT suspende a operação do processador central até ocorrer uma interrupção ou um rearme do sistema. Enquanto estiver em HALT, o processador estará executando NOP para que seja mantida a restauração da memória.

Ciclos:

Estados:

Flags:

nenhum

DI

IFF -0

DI desabilita a interrupção desligando os FLIP-FLOPS (IFF1 e IFF2). NOTA: Esta instrução desabilita a interrupção durante a sua execução.

Ciclos:

Estados:

4

Flags:

nenhum

EI

El permite a interrupção ligando os FLIP-FLOPS (IFF1 e IFF2). NOTA: Esta instrução permite a interrupção durante a sua execução.

Clolos:

Estados:

1 4

Flags:

nenhum

IM 0

A instrução (IM 0) liga o modo de interrupção 0. Neste modo o dispositivo que estiver interrompendo pode inserir qualquer instrução na via de dados e permitir que o processador central a execute.

1	1	1	0	1	1	0	1
0	1	0	0	0	1	1	0

Ciclos:


2 8

Estados: Flags:

nenhum

IM 1

A instrução (IM I) liga o modelo de interrupção I. Neste modo o processador responderá uma interrupção executando a instrução que estiver no endereço 0038H.



Ciclos: 2 Estados: 8

Flags: nenhum

IM 2

A instrução (IM2) liga o modo de interrupção 2. Este modo permite uma chamada indireta a qualquer posição de memória. Com este modo, o processador monta um endereço de memória de 16 bits. Os 8 bits superiores são o conteúdo do registrador do vetor de interrupção (I) e os 8 bits inferiores são supridos pelo dispositivo que interrompeu.



Crelos: 2 Estados: 8

Flags: nenhum

GRUPO DE INSTRUÇÕES ARITMÉTICAS DE 16 BITS

ADD HL. 55

HL + HL + ss

O conteúdo do par de registradores se são somados ao conteúdo do par de registradores IIL e o resultado é guardado em HL.



Cicios: 3 Estados: 11

Flags: H, N, C

H; ligado se for I além do bit II

N: desligado

C: ligado se for 1 do bit 15

ADC HL, ss

HL + HL+ss+CY

O conteúdo do par de registradores se é somado com flag CARRY (vai um) e com o conteúdo do par de registradores HL, o resultado é guardado em HL.

1	1	T	1	1	0	1	1	1	1	1	0	1
0	1	1	s	T	5	I	1	-	Ó	1	1	0

Ciclos: 4 Estados: 15

Flags: S, Z, H. N, C. P/V

S: ligado se o resultado for negativo Z: ligado se o resultado for zero H: ligado se houver CARRY do bit 11


N: desligado

C: ligado se houves CARRY do bit 15 P/V: ligado se houver transbordo (overflow)

SBC HL, 85

HL + HL ss - CY

O conteúdo do par de registradores se o flag CARRY são subtraidos do conteúdo do par de registradores. HL e o resultado é guardado em HL.



Oclos: 4 Estados: 15

Flags: S, Z, H, N, C, P, V

S: ligado se o resultado for negativo Z: ligado se o resultado for zero

H. ligado se não houver BORROW (empréstimo) do bit 12

N. ligado

C: ligado se não houver BORROW (empréstimo)
P/V:ligado se não houver transbordo (overflow)

ADD IX, pp.

IX + IX + pp

O conteúdo do par de registradores pp é somado ao conteúdo do registrador de index (IX) e o resultado é guardado em IX.

1	1	0	1	1	1	0	1
0	0	p	p	1	0	0	1

Ciclos: 4
Estados: 15
Flags: H, N, C

H: ligado se houver CARRY após o bit 11

N: desligado

C: ligado se houver CARRY do bit 15

ADD IY. 11

66

O conteúdo do par de registradores re é somado ao conteúdo do registrador do index IY, e o resultado é guardado em IV.

1	1	1	1	1	1	0	1
0	0	r	r	1	0	0	1

Ciclos:

Estados:

15

Flags:

H, N, C H: ligado se houser CARRY do bit 11

N: desligado

C: ligado se houver CARRY do bit 15

INC sx

O conteúdo do par de registradores se é incrementado.



Ciclos:

Estados:

6

Flags:

nenham

INC IX

$$1 + XI \rightarrow XI$$

O conteudo do registrador de index IX é incrementado.

1	1	0	1	1	1	0	1
0	0	1	0	0	0	1	1

Ciclos:

2

Estados:

10

Flags:

nenhum

INC IY

$$IY + IY + I$$

O conteúdo do registrador de index IY é incrementado.

1	1	1	1	1	1	D,	1
0	0	1	0	0	0	1	1

Ciclos:

2

Estados:


10

Flags:

nenhum

DEC ss

O conteúdo do par de registradores se é decrementado.



Ciclos:

Estados:

6


Flags:

nenhum

DEC IX

$$IX \leftarrow IX - I$$

O conteúdo do registrador de index IX é decrementado



Ciclos:

2

Estados:

10

Flags:

nenhum

DEC IY

O conteudo do registrador de index IV é decrementado.



Ciclos:

2

Estados:


10

Plags:

nenhum

GRUPO DE ROTAÇÃO E DESLOCAMENTO





O conteúdo do Acumulador é rodado para a esquerda. O conteúdo do bit 7 é copiado no flag CARRY e também no bit 0

	1			1			
 a	13	D.	77	n	7	-	-

Ciclos:

1

Estados:

4

Flags:


H, N, C

H: desligado

N: desligado

C: dado do bit 7 do Acumulador





O conteúdo do Acumulador é rodado para a esquerda. O conteúdo do bit 7 é copiado no flag CARRY e o conteúdo do flag CARRY é copiado do bit 0.

m A	n	"			- 1	100	4
0	Q.	0	1	U	D.	1	-1

Ciclos:

1

Estados:

H.N.C


Flags:

H: desligado


N: desligado

C. dado do bit do Acumulador

RRCA



O conteudo do Acumulador é rodado para a direita. O conteúdo do bat 0 e copiado no bit 7 e também no flag CARRY.



Ciclos:

1

Estados:

4


Flags:

H, N, C H: desligado


N: desligado

C: dado do bit 0 do Acumulador

RRA



O conteúdo do Acumulador é rodado para a direita. O conteúdo do bit 0 é copiado no flag CARRY e o conteúdo anterior do flag CARRY é copiado no bit 7.



Ciclos:

7

Estados:

A


Flags:

4 H, N, C


H: desligado

N: desligado

C: dado do bit 0 do Acumulador



O conteúdo do registrador r é rodado para a esquerda. O conteúdo do bit 7 é copiado no flag CARRY e também no bit D.



Ciclos: 2 Estados: 8


Flags: S, Z, H, N, C, P/V

S: ligado se o resultado é negativo Z: ligado se o resultado é zero.


H: desligado N: desligado

C: dado do bit 7 do registrador fonte

P/V:ligado se puridade par



O conteúdo do endereço de memória especificado pelo conteúdo do par de registradores HL é rodado para a esquerda. O conteúdo do bit 7 é copiado no flag CARRY e também no bit 0.



Ciclos: 4 Estados; 15


Flags: S, Z, H, N, C, P/V

S: ligado se o resultado for negativo Z: ligado se o resultado for 0

H: desligado N: desligado


C: dado do bit 7 do registrador fonte

P/V:ligado se paridade par



O conteúdo do endereço de memória, especificado pela soma do conteúdo do registrador de index IX e o deslocamento inteiro em complemento de dois (d), é rodado para a esquerda.

O conteúdo do bit 7 é copiado no flag CARRY e também no bit 0.



Ciclos:

6 23

Estados: Flags:


S. Z. H. N. C. P/V

S: ligado se o resultado for negativo Z: ligado se o resultado for zero


H: desligado N: desligado

C: dado do bit 7 do registrador fonte

P/V: ligado se paridade par



O conteúdo do endereço de memória, especificado pela soma do conteúdo do registrador de index IY e o deslocamento inteiro em complemento de dois (d), é rodado para esquerda. O conteúdo do bit 7 é copiado no flag CARRY e também no bit 0.



Ciclos:

6

Estados:

23

Flags:

S. Z. H. N. C. P/V


S: ligado se o resultado for negativo Z: ligado se o resultado for zero

H: desligado N: desligado

C: dado do bit 7 do registrador fonte

P/V: ligado se paridade par

RLm



O conteúdo do operando m é rodado para a esquerda. O conteúdo do bit 7 é copiado no flag CARRY é o conteúdo antenor do flag CARRY é copiado no bit 0.

RLr	1 1 0 0 1 0 1 1	RL (IY+d)
	0 0 0 1 0 1 1	1 1 1 1 1 1 1 0 1
RL (HL)	1 1 0 0 1 0 1 1	1 1 0 0 1 0 1 1
	0 0 0 1 0 1 1 0	+ 1 1 1 1 1 1 1
RL (IX+d)	1 1 0 1 1 1 0 1	0 0 0 1 0 1 1 0
	1 1 0 0 1 0 1 1	
	+ 1 1 s 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
	0 0 0 1 0 1 1 0	

Instrução	Ciclos	Estados
RLr	2	8
RL (HL)	4	15
RL (IX+d)	6	23
RL (IY+d)	6	23

Flags:

S, Z. H, N, C, P/V

S: ligado se o resultado for negativo

Z: ligado se o resultado for 0


H: desligado

N: desligado

C: dado do bit 7 do registrador fonte

P/V ligado se paridade par

RRCm



O conteúdo do operando m é rodado para a direita. O conteúdo do bit 0 é copiado no flag CARRY e também no bit 7.

RRC r	1 1 0 0 1 0 1 1
	0 0 0 0 1
RRC (HL)	1 1 0 0 1 0 1 1
	0 0 0 0 1 1 1 1 0
RRC (IX+d)	1 1 0 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ 1 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	0 0 0 0 1 1 1 1 0
RRC (IY+d)	1 1 1 1 1 1 1 1 1
	1 1 0 0 1 0 1 1
	+ 1 d d 1 1 1 1
	0 0 0 0 1 1 1 0

Instrução	Ciclos	Estados
RRC r	2	8
RRC (HL)	4	15
RRC (IX+d)	6	23
RRC (IY+d)	ó	23

S, Z, H, N, C, P/V

S. ligado se o resultado for negativo


Z: ligado se o resultado for 0

H: desligado

N: desligado

C: dado do bit 7 do registrador fonte

P/V:ligado se paridade par



RR m

O conteúdo do operando m é rodado para a direita. O conteúdo do bit 0 é copiado no flag CARRY e o valor anterior do flag CARRY é copiado no bit 7.

RR r	1 1 0 0 1 0 1 1
	0 0 0 1 1
RR (HL)	1 1 0 0 1 0 1 1
	0 0 0 1 1 1 1 0
RR (IX+d)	1 1 0 1 1 1 0 1
	1,1,0,0,1,0,1,1
	- 1 1 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	0,0,0,1,1,1,0
RR (IY+d)	0 0 0 1 1 1 1 0
	1 1 0 0 1 0 1 1
	- d - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1
	0 0 0 1 1 1 1 0

Instrução	Ciclos	Estudos
RRr	2	8
RR (HL)	4	15
RR (IX+d)	6	23
RR (IY+d)	6	23

S. Z. H. N. C. P/V

Si ligado se o resultado for negativo


Z; ligado se o resultado for 0

H: desligado

N: desligado

C: dado o bit 0 do registrador fonte

P/V:ligado se paridade par



Um deslocamento aritmético para a esquerda é executado no conteúdo do operando m. Bit 0 é desligado. O conteúdo do bit 7 é copiado no flag de CARRY.

SLA r	0,0,1,0,1,1
SLA (HL)	0 0 1 0 0 1 1 0
SLA (IX+d)	1, 1, 0, 1, 1, 1, 0, 1
	1 1 0 0 1 0 1 1
SLA (IY+d)	1 1 1 1 1 1 0 1
	0 0 1 0 0 1 1 0

Instrução	Ciclos	Estados	
SLA r	2	8	
SLA (HL)	4	15	
SLA (IX+d)	6	23	
SLA (IY+d)	6	23	

S, Z, H, N, C, P/V

S. ligado se o resultado for negativo

Z: ligado se o resultado for 0

H: desligado

N: desligado

C: dado do bit 7

P/V: ligado se paridade par



Um deslocamento aritmético para a direita é executado no conteúdo do operando m. O conteúdo do bit 0 é copiado no flag CARRY e o valor anterior do bit 7 não sofre alteração.

SRA r	1 1 0 0 1 0 1 1
	0 0 1 0 1 + r
SRA (HL)	1 1 0 0 1 0 1 1
	0 0 1 0 1 1 1 0
SRA (IX+d)	1 1 0 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ 1 1 d 1 1 1 1 1
	0 0 1 0 1 1 1 0
SRA (IY+d)	1 1 1 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ 1 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
	0 0 1 0 1 1 1 0

Instrução	Ciclos	Estados
SRA r	2	8
SRA (HL)	- 4	15
SRA (IX+d)	6	23
SRA (IY+d)	6	23

S, Z, H, N, C, P/V

S: ligado se o resultado for negativo


Z: ligado se o resultado for 0

H: desligado

N: desligado

C: dado do bit 0 do registrador fonte

P/V:ligado se paridade par



O conteúdo do operando m é deslocado para a direita. O conteúdo do bit 0 é copiado no flag CARRY e o bit 7 é desligado.

SRL r	1 1 0 0 1 0 1 1
	0 0 1 1 1 1
SRL (HL)	1 1 0 0 1 0 1 1
	0 0 1 1 1 1 1 0
SRL (IX+d)	1 1 0 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ 1 1 d 1 1 1 1 1 1
	0 0 1 0 1 1 1 0
SRA (IY+d)	1 1 1 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ d - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -
	0 0 1 0 1 1 1 0

Instrução	Ciclos	Estados
SRA r	2	8
SRA (HL)	4	15
SRA (IX+d)	6	23
SRA (IY+d)	6	23

S, Z, H, N, C, P/V

S: ligado se o resultado for negativo

Z: ligado se o resultado for 0

H: desligado

N: desligado


C: dado do bit 7 do registrador fonte

P/V ligado se paridade par



O conteúdo dos 4 bits mais baixos da localização de memória (HL) é copiado nos 4 bits mais altos da mesma localização de memória. O conteúdo anterior dos 4 bits mais altos é copiado nos 4 bits mais baixos

do Acumulador, e o conteúdo anterior dos 4 bits mais baixos do Acumulador é copiado nos 4 bits mais baixos da localização de memória (HL). O conteúdo dos 4 bits mais altos do Acumulador não são afetados.



Ciclos:

5

Estados:

18 S. Z. H. N. P/V


Flags:

S: ligado se o Acumulador for negativo após a operação Z: ligado se o Acumulador for zero após a operação


H: desligado N: desligado

P/V: ligado se a paridade do Acumulador for par após a operação

RRD



O conteúdo dos 4 bits mais baixos da localização de memoria (HL) é copiado nos 4 bits mais baixos do Acumulador. O conteúdo anterior dos 4 bits mais baixos do Acumulador são copiados nos 4 bits mais altos da localização de memória dado por HL, o o conteúdo anterior dos 4 bits mais altos de HL é copiado nos 4 bits mais baixos da localização dada por HL. O conteúdo dos 4 bits mais altos do Acumulador não são afetados.



Ciclos:

5

Estados:

18

Flags:

S, Z, H, N, P/V

S: ligado se o Acumulador for negativo após a operação

Z: ligado se o Acumulador for 0 após a operação

H: desligado N: desligado


P/V: ligado se a paridade do Acumulador for par após a operação

GRUPO DE: LIGAR, DESLIGAR E TESTAR BIT

BIT b, r

7 + 1

Depois da execução desta instrução o flag Z do registrador F conterá o complemento do bit indicado no registrador.



Ciclos:

2 8

Estados:

S, Z, H, N, P/V

Flugs:

S: desconhecido

Z: ligado se o bit especificado for 0


H: ligado N: desligado

P/V: desconhecido

BIT b (HL)

Z + (HI.),

Depois da execução desta instrução o flag Z no registrador F conterá o complemento do bit indicado na posição dada pelo par de registradores HL.



Ciclos:

3

Estados: Flags: 12 S. Z. H. N. P/V

S: desconhecido


Z: ligado se o bit especificado for 0

H: ligado N: desligado P/V: desconhecido

BIT b, (IX + a)

 $Z \leftarrow (IX + d)_k$

Depois da execução desta instrução, o flag Z no registrador P conterá o complemento do bit indicado dentro do conteúdo de localizado de memória dada pela soma do conteúdo do par de registradores IX e do deslocamento em complemento de dois.



Ciclos:

5

Estados:

20

Flags:

S. Z. H. N. P/V

S: desconhecido

Z: ligado se o bit especificado for 0

H: ligado N: desligado P/V: desconhecido

BIT b,
$$(IY + d)$$

 $Z \leftarrow (IY + d)_b$

Depois da execução desta instrução, o flag Z do registrador F conterá o complemento do bit indicado dentro do conteúdo da localização de memória dada pela soma do conteúdo do par de registradores IY com o deslocamento em complemento de dois.

1 1	1	1	1	1	0	1
1 1	0	0	1	0	1	1
+		d-	1	1	1	1
	_		_	-	1-	-

Ciclos:

5

Estados: Flags: 20 S, Z, H, N, P/V


S: desconhecido

Z: ligado se o bit especificado for 0

H:ligado N: desligado P/V: desconhecido

SET b. t

r_b + 1 Bit h (qualquer bit de 0 a 7) no registrador s e ligado.



Ciclos:

2

Estados:

8

Flags:

nenhum

SET b, (HL)

(HL), +1

Bit b na localização de memória endereçada pelo conteúdo do par de registradores HL é ligado.

1	1	0	0	1	0	1	1
1	1	-	_b	1	-1	1	0

Ciclos:

4

Estados:


15

Flags:

nenhum

(IX+U), -1

Bit b, na localização de memoria endereçada pela soma do par de registradores IX com o deslocamento em complemento de dois, é ligado.



Ciclos:


6

Estados: Flags: 23 nenhum

SET b (IY + d)

(IY+d), +1

Bir b, na localização de memória endereçada pela soma do par de registradores IY com o destocamento em complemento de dois, é ligado.



Ciclos: Estados: 23

Flags:

nenhum

RES b, m

Sh + 0

Bit b no operando m é desligado

RES b, r	1 1 0 0 1 0 1 1
	1 0 + b + r +
RES b, (HL)	1 1 0 0 1 0 1 1
	1 0 + 1 1 1 0

RES b, (IX+d)	1 1 0 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ d + d + d +
	1 0 + 6 1 1 0
RES b, (IY+d)	1 1 1 1 1 1 0 1
	1 1 0 0 1 0 1 1
	+ d - 1 1 1 1 1
	1 0 + 6 1 1 0

Instrução	Ciclos	Estados	
RES b, r	4	8	
RES b. (HL)	4	15	
RES b. (IX+d)	8	23	
RES b. (IY+d)	6.	23	

Flags: nenhum

GRUPO DE INSTRUÇÕES DE PULO (JUMP)

JP nn

PC ← nn


O operando no é carregado no par de registradores PC (CONTADOR DO PROGRAMA) e aponta para o endereço da próxima instrução do programa a ser executada.

1	1 () () () (,	1 1
	1	1	1	1	1	-0
-	1	1	1	ı.	1	1
1	1	1	1	-	1	1
	-	1	1	1	1	

Ciclos: 3 Estados: 10 Flags: nenhum JP cc. nn

Se cc for verdadeiro, PC + nn

Se a condição co for verdadeira, a instrução carrega o operando un no par de registradores PC, e o programa continua com a instrução começando no endereço an. Se a condição ce for falsa o PC e incrementado normalmente e o programa continua com a próxima instrução.



Ciclos: Estados: 10


nenhum Flaga:

3

JR e

PC + PC+e

Esta instrução executa pulos incondicionais para outros segmentos de um programa. O valor do deslocamento é somado ao PC e a próxima instrução é pega da localização dada pelo conteúdo do PC. Este pulo é medido do endereço unde está o código de operação da instrução e tem uma área de stunção de 126 a +129 bytes.



3 Ciclos: Estados: 12


Flags aenlium

JR C. e

Se C = 0, continue

Se C = 1. PC + PC + c

Esta instrução executa pulos condicionais para outros segmentos de um programa dependendo do resultado do teste do flag CARRY. Se o flag estiver ligado, o valor do deslocamento é somado ao PC, e a proxima instrução é pega desta localização dada pelo novo conteúdo do PC. Se o flag estiver desligado, a próxima instrução é tomada a partir da localização seguinte a esta instrução.



Se a condição for satisfeita:

Ciclos: 3 12 Estados:

Se a condição não for satisfeita:


2 Ciclos: Estados:

Flags: nenhum

IR NC. e

Se
$$C = 0$$
, $PC \leftarrow PC + e$

Esta instrução executa um pulo condicional para outros segmentos de um programa dependendo do resultado do teste do flag CARRY. Se o flag está desligado, o valor do deslocamento e é somado ao PC, e a próxima instrução é pega da localização especificada pelo novo conteúdo do PC. Se o flag estiver ligado, a próxima instrução a ser executada é formada da posição logo a seguir da instrução.



Se a condição for satisfeita

Ciclos:

3

Estados:

12

Se a condição não for satisfeita

Ciclos:

2

Estados:

7

Flags:

nenhum

JR Z. e

Se
$$Z = 0$$
, continue

SE
$$Z = 1$$
, $PC \leftarrow PC + e$

Se o flag de zero estiver ligado, o valor do deslocamento é sómado ao PC e a próxima instrução é pega na localização designada pelo novo conteúdo do PC. Se o flag de zero estiver desligado, a próxima instrução a ser executada é pega da localização a seguir desta instrução.



Se a condição for satisfeita

Ciclos:

3

Estados:

12

Se a condição não for satisfeita

Ciclos:

2

Estados:

7

Flags:

nenhum

JR NZ. e

Se
$$Z = 1$$
, continue

Se
$$Z = 0$$
, $PC \leftarrow PC + e$

Se o flag de zero estiver desligado, o valor do deslocamento é somado ao PC, e a próxima instrução é pega na localização designada pelo novo conteúdo do PC. Se o flag de zero estivei ligado, a próxima instrução a ser executada é pega da localização a seguir a esta instrução.

0	0	1	0	0	0	0	0
	-		0-2				
1	- 1						

Se a condição for satisfeita

Ciclos: 3 Estados: 12

Se a condição não for satisfeita


Ciclos: 2 Estados: 7

Flags: uenhum

JP (HL)

PC + HL

O PC é carregado com o conteúdo do par de registradores HL. A próxima instrução a ser pega será a da localização designada pelo novo conteúdo do PC.



Ciclos: 1

Estados: 4

Flags: nenloun

JP (IX)

PC - IX

O PC é carregado com o conteúdo do par de registradores IX. A prôxima instrução é pega da localização designada pelo novo conteúdo do PC.



Ciclos: 2 Estados: 8

Flags: penhum

JP (IY)

PC + IY

O PC é carregado com o conteúdo do par de registradores IY. A próxima instrução é pega da localização designada pelo novo conteúdo do PC.

1	1	1	1	1	1	0	1
1	1	1	0	1	0	0	1

Ciclos: 2 Estados: 8

Flags: nenhum

DJNZ. e

O registro B é decrementado e se um valor diferente de 0 permanecer, o valor do deslocamento e é somado ao PC. A proxima instrução é pega da localização designada pelo novo conteúdo do PC. Se o resultado do decremento de B deixá-lo com o valor 0, a próxima instrução a ser executada é pega da localização a seguir a esta instrução.



Se B = 0:

Ciclos: 3 Estados: 13

Se B = 0

Ciclos: 2 Estados: 8


Flags: nenhum

GRUPO DE CHAMADA E RETORNO

CALL nn

 $(SP-1) \leftarrow PC_H, (SP-1) \leftarrow PC_L, PC \leftarrow nn$

Depois de colocar o conteúdo atual do PC no topo da memória de pilha, os operandos un são carregados no PC, que apontará para o endereço de memória onde o primeiro código de uma sub-rotina será pega. Note que como é uma instrução de 3 bytes, o PC terá sido incrementado de 3 antes de ser salvo na pilha.



Ciclos:

5

Estados:

17

Flags:


nenhum

CALL cc. nn

Se cc for verdadeiro:

 $(SP - 1) \leftarrow PC_{H}, (SP - 2) \leftarrow PC_{f}, PC \leftarrow rati$

Se a condição co for verdadeira, esta instrução colocará o conteúdo atual do PC na pilha externa e carregará, então, o operando na no PC para que este enderece o primeiro código de operação de uma sub-rotina.



Se co for verdadeira:

Giclos: 5 Estados: 17

Se cc for falso:

Ciclos: 3 Estados: 10 Flags: nenhum

RET

 $PC_L \leftarrow (SP), PC_H \leftarrow (SP+1)$

O controle é devolvido ao fluxo original do programa fazendo com que o conteúdo prévio do PC que está na pilha volte para o PC. No próximo ciclo de máquina o processador irá pegar a pròxima instrução da localização de memória apontada pelo PC atual.



Ciclos: 3 Estados: 10 Flags: nenhom

RET cc

Se cc for verdadeiro:

 $PC_{L} \leftarrow (SP), PC_{H} \leftarrow (SP+1)$

Se a condição co for verdadeira o controle será devolvido ao fluxo original do programa fazendo com que o conteúdo prévio do PC que está na pilha volte para o PC. No próximo ciclo de máquina o processador irá pegar a próxima instrução da localização de memóna apontada pelo PC atual. Se a condição ce for falsa, o PC será simplesmente incrementado e o programa continuará com a próxima instrução.

4 4	1	1	1	1	1 0	1 0
4 1	-	-00	-	- 0	0	U
		1		1	1	-

Se cc for verdadeiro:

Ciclos: 3 Estados: 11

Se oc for falso:

Ciclos: 1 Estados: 5

Flags: nenhum

RETT

Retorno de uma interrupção

Esta instrução é usada no fim de uma rotina de tratamento de uma interrupção para:

- 1. Restaurar o conteúdo do PC
- Sinalizar a um dispositivo de entrada/sarda que a notina de interrupção terminou.

A instrução RETI facilita o encadeamento de interrupções permitindo que dispositivos com maior prioridade suspendam o tratamento de notinas de menor prioridade.

Esta instrução também desliga os filip-flops IFF1 e IFF2.

1	1	1	0	1	1	0	1
0	1	0	0	1	1	0	1

RETN

Ciclos:

Flags:

Ciclos:

Estados: Flags:

Estados:


Retorno de interrupções não mineuráveis...

14

14

nenhum

Usada ao final de uma sub-rorina de tratamento de uma interrupção não mascarável, a instrução executa um retorno incondicional que l'unciona da mesma maneira que a instrução RET. O controle é devolvido ao fluxo original do programa, no próximo ciclo de máquina o processador pega a próxima instrução da loculização de memoria apontada pelo PC. Também o estado de IFF2 é copiado em IFF1 para o estado que existis antes da aceltação de um NMI.



RSTP

 $(SP-1) \leftarrow PC_H$, $(SP-2) \leftarrow PC_L$, $PC_H \leftarrow 0$, $PC_L \leftarrow P$

O conteúdo atual do PC é salvo na pilha e a localização na página zero da memória é dada pelo operando P que é carregado no PC. A execução do programa começa, então, no novo endereço dado pelo PC. A instrução de RESTART permite um pulo para um dos oito endereços mostrados na tabela a seguir. O operando P é montado no código objeto usando o estado t correspondente.

1 1 1 t-	1 1 1
p	1
Hoo	000
HBO	001
10H	010
18H	011
20H	100
28H	101
30H	110
38H	111

3 Ciclos: Estados: 11 Flags: nenhum

GRUPO DE ENTRADA E SAÍDA

IN A. (n)

A + (n)

O operando n é colocado na metade inferior da via de endereços para selecionar o dispostivo de entrada/saida (E/S) em um dos 256 endereços possíveis. O conteúdo do Acumulador também aparece na metade superior da via de endereço neste tempo. Um byte da porta selecionada é, então, colocado na via de dados e escrito no Acumulador do processador.




Ciclos: 3 Estados: 11 Flags: nenhum

IN r. (C)

r + (C)

O conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar uma das 256 portas de entrada/saída possíveis. O conteúdo do registrador B é colocado na metade superior da via de endereços neste tempo. Um byte da porta selecionada é, então, colocado na via de dados e escrito no registrador r do processador.



Ciclos: 3 Estados: 12

Flags: S, Z, H, N, P/V

S: ligado se o dado de entrada for negativo Z: ligado se o dado de entrada for 0


H; desligado N: desligado

P/V: ligado se o dado de entrada tiver paridade par

INI

 $(HL) \leftarrow (C), B \leftarrow B - 1, HL \leftarrow HL + 1$

O conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar uma das 256 portas possíveis. O registrador B pode ser usado como contador e o seu conteúdo é colocado na metade superior da via de endereços. Um byte da porta selecionada é colocado na via de dados e escrito na localização de memória correspondente. Finalmente, o contador é decrementado e o par de registradores HL é incrementado.



Ciclos: Estados: 4

Flags:

S. Z. H, N, P/V S: desconhecido Z: ligado se B - 1 = 0 H: desconhecido

N: ligado

P/V: desconhecido

INIR

$(HL) \leftarrow (C), B \leftarrow B - 1, HL \leftarrow HL + L$

O conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar uma dus 256 portas possíveis. O registrador B é usado como contador e seu conteúdo é colocado na metade superior da via de endereços. Um byte é selecionado, colocado na via de dados e escrito no processador central. O conteúdo do par de registradores HL é colocado no endereço, e o byte de entrada é escrito na localização de memória correspondente. O contador é decrementado e o par de registradores HL é incrementado. Quando B chegar a 0, a instrução é terminada. Se B não é 0, o PC é decrementado por doix e a instrução é repetida. As interrupções são reconhecidas após cada transferência.



Se B # 0

Ciclos: Estados: .5 21

Se B U

Ciclos:

16

Estados:

S. Z. H. N. P/V

Flags:

S: desconhecido

Z: ligado

H: desconhecido

N: ligado

P/V: desconhecido

IND

$(HL) \leftarrow (C), B \leftarrow B - 1, HL \leftarrow HL - 1$

O conteúdo do registrador C é colocado na metade inferior da via de endereço para selecionar um componente de E/S. O registrador B pode ser usado como contador e o seu conteúdo é colocado na metade superior da via de endereços. Um byte da porta selecionada é colocado na via de dados e escrito no processador. O conteúdo do par de registradores HL é colocado na via de endereços e o byte de entrada é, então, escrito na localização de memória correspondente. Finalmente o contador e o par de registradores são decrementados.

1	1	1 0	1	1	0	1
1	0	1 0	1	0	1	0

Ciclos: 4 Estados: 16

Flags: S, Z, H, N, P/V

S: desconhecido Z: ligado se B - I = 0

H: desconhecido N: ligado

P/V: desconhecido

INDR.

O conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar o dispositivo de E/S. O registrador B é usado como contador e seu conteúdo é colocado na metade superior da via de endereços. Um byte da porta selecionada é colocado na via de dados e escrito no processador. O conteúdo do par de registradores III. é colocado na via de endereços e o byte de entrada é escrito na localização da memória correspondente. O par de registradores HI, e o contador B são decrementados. Quando B chegar a 0, a instrução e terminada. Se B não é 0, o PC é decrementado por 2 e a instrução é repetida. As interrupções serão reconhecidas após cada transferência de dados.



Se B # 0

Ciclos: 5 Estados: 21

Se B = 0

Ciclos: 4 Estados: 16

Flags: S,Z, H, N, P/V

S: desconhecido Z: ligado H: desconhecido N: ligado

P/V: desconhecido

OUT (n), A

O operando n é colocado na metade inferior da via de endereços para selecionar o dispositivo de E/S. O conteúdo do Acumulador aparece na metade superior da via de endereços. Então o hyte contido no Acumulador é colocado na via de dados e escrito no dispositivo selecionado.




Ciclos: 3 Estados: 11 Flags: nenhum

OUT (C), r

(C) + r

O conteúdo do registrador (C) é colocado na metade inferior da via de endereços para selecionar o dispositivo de E/S. O conteúdo do registrador B é colocado na metade superior da via de endereços. O byte contido no registrador r é colocado na via de dados e escrito no dispositivo de E/S.



Ciclos: 3 Estados: 12 Flags: nenhum

OUTL

(C) ← (HIL), B ← B - I, HL ← HL+1

O conteúdo do par de registrador HL é colocado na via de endereços para selecionar uma localização de memória. O byte contido nesta localização de memória é temporariamente guardado no processador. Depois de decrementado o registrador B, o conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar o dispositivo de E/S. O registrador B pode ser usado como contador, e seu valor decrementado é colocado na metade inferior da via de endereços. O byte a ser enviado é colocado na via de dados e escrito no dispositivo selecionado. Finalmente o par de registradores HL é incrementado.



Ciclos: 4 Estados: 16

Flags: S, Z, H, N, P/V

S: desconhecido

Z: ligado se B-1=0

H: desconhecido

N:ligado

P/V: desconhecido

OTIR

(C) \leftarrow (HL), B \leftarrow B - 1, HL \leftarrow HL + 1

O conteúdo do par de registradores HL é colocado na via de endereços para selecionar a localização de memória. O byte contido nesta localização de memória é temporariamente guardado no processador. Depois que o contador é decrementado (registrador B), o conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar o dispositivo de E/S. O registrador B pode ser usado como contador e o seu valor é colocado na metade superior da via de endereços. O byte a ser enviado é colocado na via de dados e escrito no dispositivo de E/S selecionado; logo, o par de registradores HL é incrementado. Se o registrador B não for 0, o PC será decrementado por dois e a instrução será repetida. Se B for 0, a instrução estará terminada. As interrupções serão reconhecidas após cada, transferência de dados.

	1	1	1	0	1	1	0	1
3 ≠ a	1	0	1	1	0	C	1	1

Ciclos: 5 Estados: 21

Se B = 0

Se

*Ciclos: 4 Estados: 16


Flags: S. Z. H. N. P/V

S: desconhecido Z: figado H: desconhecido N: figado P/V: desconhecido

OUTD

 $(C) \leftarrow (HL), B \leftarrow B - 1, HL \leftarrow HL - 1$

O contendo do par de registradores HL é colocado na via de endereços para selecionar uma localização de memória. O byte contido nesta localização de memória é temporariamente guardado no processador. Depois que o contador é decrementado, o conteúdo do registrador C é colocado na metade inferior da via de endereço para selecionar o dispositivo de E/S. O byte a ser enviado é colocado na via de dados e escrito no dispositivo E/S selecionado. Finalmente o par de registradores HL é decrementado.



Ciclos:

Estados: S, Z, H, N, P/V

S = desconhecido

Z: ligado se B - I = 0

H: desconhecido

N: ligado

P/V: desconhecido

OUTDR

(C) \leftarrow (HL), B \leftarrow B - 1, HL \leftarrow HL - 1

O conteúdo do par de registradores HL é colocado na via de endereços para selecionar uma localização de memória. O byte contido nesta localização de memória é temporariamente guardado no processador. Depois do contador ser decrementado, o conteúdo do registrador C é colocado na metade inferior da via de endereços para selecionar o dispositivo de E/S. O registrador B pode ser usado como contador e, depois de decrementado seu valor, é colocado na metade superior da via de endereços. O byte a ser enviado é, então, colocado na via de dados e escrito no dispositivo selecionado. O par de registradores HL é, então, decrementado. Se o registrador B não for 0, o PC será decrementado por 2, e a instrução será repetida. Se o registrador B é 0, então a instrução será terminada. As interrupções serão reconhecidas depois de cada transferência de dados.

1	1	1	0	1	1	0	1
1	0	1	1	1	0	1	1

Se $B \neq 0$

5 Ciclos: 21 Estados:

Se B = 0

4 Ciclos: Estados: 16

Flags:

S, Z, N, H, P/V S: desconhecido

Z: ligado H: desconhecido N: ligado P/V: desconhecido

CAPÍTULO 4

CONSTRUA O SEU PRÓPRIO COMPUTADOR -COMECE COM O BÁSICO

O computador a ser construído por meio do projeto ja descrito será channado PAZ (Processador de Aplicações Z80). Construir um computador desde o mício é tanto educativo como atil. Eu explicare: detalhadamente cada seção do processo de construção. Cada passo deveria ser testado antes de prosseguir para o próximo estágio, porém isto não é possível em todos os casos, contudo existe um efeito benefico ao se tomar esta direção. Geralmente hons projetos não funcionam porque o nível de construção está além da babblidade do montulor.

Como a maioria dos montadores não possuem equipamento de teste sofisticado, tais como osciloscópio, analisadores lógicos, procurarei manter as rotinas de teste as mais simples possíveis, dividindo o PAZ em áreas lógicas para análise e teste (e usando componentes testados). Os problemas podem ser detectados em estágios iniciais e consertados mais facilmente.

A construção inicial do PAZ se constituirá de uma configuração operacional mínima. É importante que ela funcione antes de anexarmos algum circuito adicional. Todo esforço será feito para que o leitor se funiliarize com os componentes de cada seção e a filosofia do projeto. Enquanto for necessário que se monte todos os componentes desta configuração mínima, para que se possa testar o funcionamento do processador central, um pré-texte de subconjuntos deverá minimizar os erros de fiação.

O PAZ básico divide-se em quatro partes principais as barras de dados, endereço e controle, decodificação de memória e entrada/saída, e registradores de entrada/saída. Elas serão posteriormente, divididas a nível de componentes. Os esquemas incluem uma explicação completa das suas funções lógicas e os procedimentos de teste são apresentados após cada construção.

O PROCESSADOR

A figura 4.1 mostra o diagrama em biocos detallados do computador PAZ.

I. Lógica das Barras de Dados. Endereço e Controle

A. Geração do Clock (Relógio)

O computador PAZ roda em 2,5 MHz. Diferentemente do 8080A, o Z80 necessita de um clock de uma só fase e pode funcionar desde CC (corrente contínua) até 2,5 MHz (o Z80A funciona com 4MHz). A figura 4.2 mostra os tempos dos ciclos básicos do computador.

Cada operação básica do computador (Mn) acontece em três ou seis perfodos de clock. A figina 4.2 mostra um ciclo de instrução típico que consiste de três ciclos de máquina; busca (fetch), leitura da memória e escrita da memória. Depois da busca do código de operação da instrução durante o ciclo M1, os ciclos subsequentes movem o dado entre a memória e o processador central.

As figuras 4.3a e 4.3b mostram o projeto de dois circuitos de clock possíveis para o Z80. Ambos os circuitos tém um resistor de pull-up para +5V. Isto irá satisfazer os requisitos CC e CA do Z80, mas é melhor usar uma porta inversora separada para executar o pull-up, qualquer que seja a técnica de oscilação usada.

O circuito oscilador controlado a cristal da figura 4.3a é preferivel se o tempo de execução tem de ser constante. Assim o circuito da figura 4.3b deverá ser evitado se o computador for usado como contador de eventos, porém é de grande ajuda inicialmente, pois permite diminum a frequência de operação do processador central. Se for necessário fazer o clock funcionas passo a passo, o circuito da figura 4.4 poderá ser usado. Para que ocorra um número de ciclos de clock necessários à execução de uma única instrução, necessitaria de um incontável número de apertos de botão para acompanhar a execução de um programa.

Um método mais fácil de diagnóstico seria usar um passo a passo para a instrução. O circuito mostrado na figura 4.5 não faz parte do esquemático final do PAZ, porque o seu uso só se faz necessário se realmente o montador tiver um problema e precisar seguir o fluxo do programa instrução por instrução. Esta função de passo a passo de instrução é conseguida mando-se os sinais de controle gerados pelo Z80 durante a execução do programa. Os dois sinais que interessam são o MI e o WAIT. O sinal MI é de saída e o WAIT de entrada. Como mostrado pela figura 4.6, MI vai ao nível lógico cero no intero de cada erelo de busca de instrução. O sinal MI significa que o microprocessador acabou de completar uma instrução e esta conseçuido uma outra. O objetivo é fazer com que o interoprocessador pare antes de executar a próxima instrução.

A entrada de WAIT do Z80 faz justamente isto. Um zero lógico aplicado nesta entrada suspende a execução do programa e faz com que o computador pare indefinidamente no ciclo M1. Durante T₂ o processador central amostra a linha de WAIT na subida do clock. Se nesta hora a entrada de WAIT estiver em zero, um ciclo adicional de WAIT será inserido, e a linha será amostrada outra vez. O processador central permanecera neste modo até que a linha WAIT va para o nível lógico 1. Note que isto não é a mesma coisa que um comando de HALT.

O verdadeiro objetivo destes sinais è permitir que periféricos ou memórias mais lentos possam ser usados com processadores muito rápidos. Estados extras de WAIT podem ser inseridos quando necessários para que elementos mais lentos possam ser acessados pelo processador. O circuito da figura 4.5 nos permite controlar o estado de WAIT e executar apenas uma instrução com cada aperto do botão. A saída de CLL, pino 8 (WAIT), está normalmente baixa, ocasionando com isto uma espera indefinida. Quando o botão é apertado, um único pulso ativa IC 2, que é um flip-flop do tipo D. A duração deste pulso é irrelevante, porque o flip-flop só é acionado na subida do clock. Ao ser pressionado o botão. CL 2 é ligado fazendo com que a linha de WAIT vá para um, isto faz com que o processador comece a executar uma instrução. Mas quando este começar a executar a próxima instrução, ou seja, o próximo ciclo de busca, MI vai a zero como antes, o que ativa o mono-estável. Quando CL 3 é ativado, desauva Cl 2 e o processador central volta à condição de espera (WAIT), até que o botão volte a ser pressionado outra vez

Este processo de passo a passo não tem grande valia a menos que possamos monitorar o conteúdo de todos os registradores e determinar o que o processador está tentando fazer. Para que se possa fazer isto, o PAZ deverá estar completamente operacional e estar rodando um programa monitor de parada o qual permite ao usuário fazer o passo a passo com uma rotina de software. Nós discutiremos este programa posteriormente.

Este fato não tem muito sentido para uma pessoa que tem um computador funcionando parcialmente. Embora fosse bom vermos o conteúdo dos registradores, é impossível fazê-lo sem que o processador possa rodar uma rotina de dump e de mostrar na tela. Isto não pode ser felto com o circuito da figura 4.5. Porém é possível olhar o conteúdo das barras de dados e endereço enquanto o processador estiver parado. Isto já deverá dar uma boa indicação se o computador está funcionando corretamente.

Muitos instrumentos podem ser usados para lermos os níveis TTL nas barras. Um osciloscópio ou um voltimetro com alta impedância podem ser usados, porém um mostrador das barras é uma idéia melhor. Estes circuitos estão incluídos como ajuda e não são necessários para a operação do PAZ.

Basicamente o circuito da figura 4.7a é um circuito simples com LED que é duplicado 16 vezes para a barra de enderaços e 8 vezes para a de dados. Como o Z80 tem a capacidade de suprir corrente para apenas uma carga TTL temos de colocar o circuito dos mostradores após os circuitos de buffer das barras.

Algumas vezes existe a necessidade de se monitorar um ponto no circuito e ver-se as mudanças de estado.

O circuito da figura 4.7a consegue apenas detectar as variações lentas enquanto os pulsos rápidos como M1 não seriam vistos.

Para se monitorar a ocorrência destes pulsos rápidos, especialmente se não dispomos de um osciloscópio, é aconselhável montar o circuito da figura 4.7b. Esta ponta de prova lógica é adequada para a maioria das aplicações, mas deve se tomar cuidado quando do seu uso, pois ela não detecta circuito aberto e o detector de pulso só dispara na descida de qualquer transição. Se isto representar algum problema, acrescente o circuito opcional 7486, que permitirá a detecção tanto na subida como na descida do pulso.

A ponta de prova lógica ou detector de nível sumilar (osciloscópio, voltímetro digital etc.) são necessários para que os circuitos sejam testados isoladamente.






Figura 4.1 Diagrama em bloco do sistema PAZ Minimo.



Figura 4.2 Um exemplo do diagrama de tempos de um ciclo de instrução





A FREQUÊNCIA DE SAÍDA

Figura 4.3 Circuitos típicos de clock de 2,5 MHz para o Z80.

- a) Controlado a cristal.
- b) Frequência variável.




Figura 4,4 Circuito gerador de um só clock.

B. Circuito de Rearme (Reset)

Geralmente ignorada, a função de rearme é um dos controles que mais se precisa num computador. Sua importância é imediatamente reconhecida quando se está rodando um programa incorretamente. O comando de teamue no Z80 para a execução e carrega o contador de programa com 00 hexadecimal (mais baixo endereço de memória). Isto permite ao programador reiniciar o programa. Quando combinado com o circuito de passo a passo de instrução, os programas podem ser começados, parados e começados outra vez a qualquer tempo.

O sinal de rearme pode ser manual, automático ou uma combinação de ambos. A figura 4.8a é um circuito padrão de rearme. Sua saída está normalmente alta enquanto o botão estiver sendo pressionado e só começará a execução após sua liberação. O rearme manual é uma necessidade para teste inicial do programa e este circuito é empregado no PAZ.




Figura 4.5 Circuito de passo a passo de instrução:



Figura 4.6 Diagrama de tempos de busca de uma instrução.

Quando os computadores são usados em aplicações onde a presença humana não se faz presente, como por exemplo em um controlador de sinal de trânsito, o rearme manual não pode ser usado, em vez disso o rearme automático deverá ser usado. A figura 4.8b mostra um circuito de rearme automático. Quando o computador é ligado, o capacitor de 10 µF estará completamente descarregado. O nível lógico zero resultante na entrada do 7404 pino I será mantido por aproximadamente 50 ms após a fonte de +5V ter-se estabilizado.

A razão de carga do capacitor fará com que um nível lógico 0 (zero), que é uma condição de rearme, atue no computador até que a entrada atinja o nível aproximado de 2V (nível lógico TTL de 1).

O rearme automático e manual estão combinados na figura 4.9. Este circuito permite ao computador começar a execução de um programa imediatamente após ser ligado. O programa pode ser parado e reiniciado apertando o botão de rearme. Componentes ligairamente diferentes e funções adicionais estão incluídos neste circuito. Quando o equipamento for desligado, o uso de um diodo para descarregar o

capacitor assegura que um pulso será aplicado se a força voltar repentinamente. Como as variações de tensão da rede são geralmente rápidas, a razão de descarga do capacitor tem de ser rápida o suficiente para que não se deixe de gerar um pulso de rearme. Embora este circuito não seja necessário para o funcionamento inicial do PAZ, será de grande ajuda nas expansões, que serão montradas posteriormente. Para que possamos sincronizar o processador central com os periféricos, estes deverão estar ligados ao mesmo sinal de suída deste circuito.

8)




Figura 4.7 Circuitos de mostrador com LFD e ponta de prova tógica:

a) Circuitos indicadores de nível que podem ser ligados as barras de endereço e dados.

b) Ponta de prova lógica simples.




Figura 4.8 Circuno de rearme.

o) Circuno de rearme normal.

b) Circuito de rearme automático.




Figura 4.9 Circuno que combina sa l'anções de trerme manual e automático.

C. Buferização das Barras de Endereço e Controle

O Z80 tem a capacidade de endereçar diretamente 65.536 (geralmente chamado 64K) palavras de memória e 256 portas de entrada e saída. Como o microprocessador é um componente binário, é natural que o seu endereçamento seja binário. Existem 16 linhas de endereço chamadas A0 a A15. A A0 é o bit menos significativo (LSB) e a A15 é o bit mais significativo (MSB). Os níveis lógicos nesta barra não são arbitrários. A parte de controle do processador central coloca o programa para a próxima instrução a ser executada, e durante o ciclo de busca coloca o conteúdo deste contador na barra de endereços. Durante as instruções de entrada/saída, ciclos adicionais são inseridos e o endereço é colocado nos 8 bits menos significativos da barra (A0 à A7). Como esta barra tem de excitar um grande número de componentes, a barra de endereços tem de ter uma capacidade grande de fornecer corrente. O Z80 por si pode fornecer 1,8 mA máximo ou uma carga TTL nos seus pinos de saída. Isto não representa problema se o projetista usar memórias e periféricos de baixa potência. Só que estes componentes são caros. Usar integrados de haixa densidade de integração e componentes TTL para funções de decodificação é mais barato, mas requer maior potência da barra de endereços. A tabela a seguir mostra a corrente de entrada de alguns componentes.

Componente	Pior caso de corrente na entrada	
Padrão TTL (7404, 7442, etc)	1,6 mA	
Batxa poténcia TTL (74LS04, etc)	0,18 mA	
2708 (1K×5 EPROM)	10 μΑ	
2114 (1K×4 Memória programável)	10 μΑ	
2716 (2K×8 EPROM)	10 μA	
2102 (1K×1 Memória programável)	10 µA	
8212 (8-bit latch)	0,25 mA	
8T97 (6-bit driver)	1.0 mA	

É fácil de ver que os componentes TTL é que realmente consomem corrente. Componentes de baixa potência do ripo Schottky podem ser usados no computador PAZ. Eles reduzem o consumo com apenas um pequeno aumento do preço. Mas se for usado, deverá ser em todo o PAZ.

A carga apresentada pela memória, especialmente com os 2K básicos do PAZ, é insignificante. Com os 1,8 mA que podem ser fornecidos pelo Z80 nos podemos usar o TTL de baixa poténcia para a decodificação da memória e da entrada/saída, porêm temos de limitar o fanout (número total de conexão de entradas) em cada linha de endereço em 9 entradas TTL de baixa potência. Isto é suficiente para o PAZ básico e provavelmente seria um procedimento aceitável, mas não é recomendável.

Da primeira vez que o usuario colocasse a ponta de prova lógica (figura 4.7b) em uma linha de endereço não buferizada poderia dantificar o computador. A carga apresentada pela ponta de prova assim como pelos outros circuitos irá exceder a capacidade da barra de endereços. É importante que os componentes usados para monitorar a barra não impeçam o computador de funcionar. Para se solucionar o problema a melhor solução é colocarmos buffers para que a capacidade de carga seja aumentada. Com isto o usuario poderá, inclusive, incluir seus próprios circuitos ITL sem se preocupar mais com carga na barra. Para se conseguir esta maior carga na barra de endereços usaremos um buffer não inversor. As saidas de A0 a A15 são ligados unicamente às entradas dos buffers. Qualquer outro componente que use linhas de endereço será ligado á saida dos buffers. A figura 4.10 mostra o diagrama e a tabela verdade do componente 8T97 (74367). Este componente de três estados é capaz de drenar até 48 mA e poderá acomodar qualquer configuração de componentes TTL e de memória que o usuário desejar. A configuração final da barra de endereços e mostrada na figura 4.11.

A função de três estados do (8T97 é controlada pelo sinal BUSAK. Este sinal faz com que a barra de endereços fique sob o controle de um componente externo durante os acessos diretos à memória (ADM).




Figura 4.10 Pinagem e tabela verdade do 8T97/74367.

Se não existir uma situação de ADM, o sinal BUSAK estará alto e o 8T97 passará todas as saídas do Z80. Quando um pedido de ADM é reconhecido, o sinal de BUSAK vai a baixo colocando a saída do 8T97 no modo de alta impedância. Esta facilidade permite que se possa escrever e ler diretamente da memória por um componente externo e é geralmente reservada para operações de alta velocidade que sejam mais rápidas que o processador central possa suportar.




Figura 4.11 Configuração thad da barra de endereços traferirada.

D. Barra de Dados e Controle

A quarta e última fresi de ligações diretas ao processador central são a barra de dados e as linhas restantes de barra de controle.

A razão para buferizar a barra de dados é a mesma que a de endereços; com uma pequena diferença, a barra de dados é bidirecional.

Uma barra bidirectional significa que os dados fluem em ambas as direções. Quando o Z80 está escrevendo um dado na memória, este flui do processador central para a memória. Quando o processador central está lendo um lado da memória, o dado flui da memoria para o processador central. A natureza bidirecional da barra de dados requer que os buffers sejam bidirecionais internamente, ou ligados de uma maneira que executem a mesma função.

Uma maneira de se fazer um buffer bidirecional é usar dois 8212. O 8212 (figura 4.12) foi originalmente idealizado e produzido pela INTEL como um latch de 8 bits para porta de saída ou entrada. Os dados podem passar continuamente pelo 8212 ou pode ser desligado para bloquear o fluxo; encaixa perfeitamente nesta aplicação, pois apresenta saída de três estados


Dois 8212 (figura 4.13) são montados em direção oposta um ao outro. O circuito integrado CI 6 dirige os dados do processador central para a memória e o CI 7 dirige os dados para o Z80. O controle do fluxo é dado pelo smal de leitura RD. O sinal RD está normalmente baixo, exceto durante as operações de escrita. Isto faz com que o CI 6 esteja desligado e o CI 7 ligado, o que permite os dados da memória ou E/S chegarem no processador central. Quando o sinal RD foi para alto durante uma operação de escrita, o processo é inverso, o CI 6 é ligado, o CI 7 desligado ou E/S. Nos estamos assumindo que quando o processador central não está escrevendo, ele está lendo. Embora não sendo exatamente verdade, o conceito funciona bem na prática. A ligação dos dois 8212 é mostrado na figura 4.14

Não é absolutamente necessário usar o 8212 para executar esta função. O 8797 ou 74367 funcionam igualmente bem, mas usam quatro integrados. Se você não se importar com fiação extra e tiver 8797 extras, eles podem ser fiados como flustrado na figura 4.15.

As ligações finais ao processador central a serem discutidas são as da barra de controle, mostradas na figura 4.16. Elas coordenam periféricos, dados e endereços para dentro e fora do processador central. Cada um destes sinais foi discutido rapidamente na pinagem do Z80.



Figura 4.12 Pinagom e diagrama lógico do 8212.



Os sinais de entrada de controle que não usados são colocados em alto para evitar disparos falsos. As linhas de saída são buferizadas pelos mesmos motivos da barra de endereços.

Estas áreas discutidas mais adiante estão combinadas em um único diagrama de blocos (figura 4.7) chamado diagrama de barras do Z80 e controle.




Figura 4.13 Dois 8212 configurados para a baria de dados biónecio má.

E. Testes

Coloque todos os circuitos integrados com exceção do Z80 e ligue. Cada seção testada como explicado a seguir

Clock – D teste do clock de 2,5 MHz da figura 4.3a requer um osciloscópio ou um frequencimetro para se registrar a frequência correta. Ao se usar a ponta de prova lógica da figura 4.7b para monitorar o clock os três LEDs deverão se acender. Isto indica que o clock funciona, mas não diz a frequência. Um teste parecido poderá ser felto na figura 4.3b.

Ciclo único — A ponta de prova lógica (sem o acréscimo do 7486) é perfeita para testar o circuito da figura 44. Com a ponta na seção C pino 8, dará uma indicação de baixo. Pressionando e mantendo o botão em baixo deverá mudar a indicação alto e o LED de pulso piscará uma vez. Soltando o botão, o LED de pulso não deverá piscar, pois está voltando à sua condição lógica inicial.

Passo a passo — Com a chave na posição de passo a passo (figura 4.5) pegue um pedaço de fio e aterre o pino 3 do Cl 3. A saída no Cl 1, pino 8 deve ser baixa. Ao pressionar o botão de passo faz com que esta saída vá a alto. Esta saída permanecerá alta até que o pino 3 do Cl 3 seja aterrado novamente. Teste o circuito de debounce (que consiste do Cl 1 seções a e b) da mesma maneira que você fez o teste de ciclo único. Finalmente com a chave no modo RUN, o Cl 1 pino 8 estará sempre alto.




Figura 4.14 Diagrama esquemático de dois 8212 configurados para a bayra de dados bidirectoral.




Figura 4.15 Diagrama esquemático de um buffer da barra de dados festo com 8797.





Figura 4.16 Liguções de sinais de controle do projeto básico do PAZ.

Rearme ao ligur — Os circuitos das figuras 4.8a e 4.8b devem ter a saída normalmente em alto. Quando se ligar o circuito da figura 4.8b, ou se pressionar o botão da figura 4.8a, a saída deve ser a baixo. Qualquer uma das situações antenores fará com que o circuito da figura 4.9 tenha um nivel lógico baixo na saída.

Buffers du barra de endereço — O Z80 não deverá estar no higar! Com o CI 9 pino 5 aterrado, todas as saídas dos CI 3, 4, 5 no esquema da figura 4.11 devem ser altas. Na verdade as saídas estarão no terceiro estado, ou seja, em alta impedância. Ligando o CI 9 pino 5 à +5V através de um resistor de 2,2K todos os buffers serão ligados. Todas as suas saídas estarão no nível alto. Aterrando sucessivamente as linhas de A0 à A15 no conetor do Z80 deverá aparecer um baixo na saída correspondente ao buffer.

Barra de dados bidirecional — A barra de dados é testada de uma maneira similar exceto que o procedimento é feito duas vezes para que os dados fluam em ambos os sentidos. Aterrando o Cl 8 pino 1 (figura 4.14) simula uma condição de leitura. Aplicando-se terra e +5V alternadamente aos pinos de entrada de dados do Cl 6 deverá produzir níveis idênticos de DO1 à DO8 do Cl 6. Ligando-se o Cl 8 pino 1 à +5V permite uma transferência parecida, só que agora da esquerda para a direita.

Barra de controle - Com referência ao esquemático da figura 4.16, o teste é simplesmente uma questão de se aplicar um nível lógico conhecido a uma porta de cada vez. Por exemplo, se u pino 19 do Z80 estiver com um nível lógico baixo, o pino 2 do C19 estará com o nível lógico alto e o C19 pino 4 estará baixo. A cada seção do inversor pelo qual o sinal passa, inverte o sinal.



II. Decodificação de Memória e E/S

Antes de utilizarmos os componentes de memória e E/S devemos aprender como funciona o endereçamento do Z80. Lembre-se que o endereço hexadecimal FF pode referir-se à memória ou a uma entrada, ou a uma saída. O computador deve ser capaz de diferenciar entre os três. As saídas de controle do Z80 contém a informação necessária, e se as juntarmos corretamente, os sinais de que necessáriamos serão obtidos. Para as operações básicas de E/S e memória os quatro sinais de interesse são MERQ, IORQ, RD e WR. As suas definições são as seguintes:

A. MREO

Pedido de memória. Sempre que ocorrer uma transação entre o processador central e a memória, a linha MREQ vai a zero.

B. IORO

Pedido de entrada/saida. Sempre que ocorrei uma transação entre o processador central e uma porta de entrada ou uma porta de saida, a linha de IORO val a zero.

C. RD

Pedido de jettura. Sempre que o processador central les dados da memória ou de uma porta de entrada, a linha de RD vai a zero-

D. WR


Pedido de esenta. Sempre que o processador central escrever dados na memoria ou em uma porta de saida, a linha de WR vai a zero.

Para diferenciar entre porta de entrada ou saina durante ama operação de E/S, os sinais de IORO, RD e WR estão juntos como mostrado na figura 4.18. Do mesmo modo os anais MREQ, RD e WR estão juntos como mostrado na figura 4.19. Como já visto anteriormente uma condição de leitura de memória como de E/S não precisa ser decodificada. Assume-se que quando não se está excrevendo o processador central está lendo.

Os três sinais resultantes da decodificação são leitura de porta de entrada (ESRD), escrita na porta de saída (ESRR) e escrita de memória (MEMWR). Se somente estas três funções rossem necessárias na configuração particular do seu computador não sena necessário outras decodificações. Este computador toria então umo porta de entrada, uma porta de saída e um banco de memória. Para solucionarmos este problema, uma decodificação para memória e E/S é necessário, então estes sinais servirão a mais de um dispositivo. Com um circuito extra o Z80 pode endereçar 256 portas de E/S e 64 K palavras de memória.

Durante um pedido de E/S, os 8 bits do endereço aparecem nas linhas de AU à A7 da barra de endereços.

Uma explicação da codificação de endereço é mostrada na figura 4.20. Outros exemplos são mostrados na figura 4.21.



MEMÓRIA OU NA E/S FO VALA ZERO QUANDO A UCP TENTA LER OU DA MEMÓRIA OU DA E/S

Figura 4.18 Decodificação de E/S de leitura e escrita.

Usando esta informação, se uma instrução estivesse endereçando a porta de saída 7, o circuito da figura 4.22 poderia ser usado. Quando um código de 007 em octal (07 em hexadecimal ou 00000111 em binário) aparece nas linhas de endereço, com o sinal de ESWR, o sinal presente na harra de dados seria armazenado em um registrador de 8 bits como dado de saída.



Figura 4.19 Decodificação de leitura e escrita de memória.




Figura 4.20 Uma explicação dos códigos de endereço de E/S.

Decodificação de E/S

Naturalmente o PAZ precisa de mais de uma porta de saída, mesmo com um sistema básico. Em realidade se ele for expandido para incluir alguns dos periféricos adicionais, irá precisar de 6 a 8 portas. A decodificação destas portas adicionais não irá requerer 8 circuitos separados como na figura 4.20 ou 4.21.

Se incorporarmos um demultiplexador de 4 para 10 linhas no projeto, poderemos conseguir oito portas. O circuito da figura 4.23 pode ser usado tanto para entrada como para saída e é endereçado de 000 octal a 007 octal. Ele funciona selecionando uma das duas saídas não usadas (CI 3 pinos 9 ou 10) quando o endereço não corresponde ao decodificador.

As linhas de A3 a A7 devem ser tratadas da mesma maneira como apresentado na figura 4.20, mas A0 a A2 servem como entrada para o 7442. Esses 3 bits designarão uma das 8 linhas possíveis quando a saída do CI 1 for baixa.

Se duplicássemos este circuito para obtermos 8 portas separadas de entrada e saída (endereçadas de 000 a 007) precisaríamos de 7 integrados. O número de integrados pode ser reduzido a 3, o circuito que faz isto é mostrado na figura 4.24. Como na figora 4.23 este circuito decodifica os endereços de 000 octal a 007 octal.




Figura 4.21 Lógica de decodificação de andereço. b) Endereça FF 18-b) Endereça DO 16-




Figura 4.22. Decadificação para uma porta de saidz de 8 bits. O endereço desta decodificação é 0078.




Figura 4.23 Método de decadificação de endereços que decadifica 8 linhas de endereço.




Figura 4.24 Método de decodificação com um número reduzido de componentes.

Decodificação de Memória

A decodificação da barra de endereços para a memória é conseguida de uma maneira parecida. Não é aconselhável entretanto fazermos uma decodificação de memória repetitiva, pois existe uma chance maior de cometermos erros. Embora envolvidos agora com 16 linhas na nossa aplicação, a decodificação da memória não se toma tão complicada. O PAZ usa bancos de 1K X 8 palavras de memória programável (RAM) e 1K de memória só de leitura (EPROM).

Ambos os componentes precisam de 10 linhas de endereço para definir 1 de 1024 posições em cada banco. Isto deixa apenas sels linhas para serem decodificadas a fim de que sejam definidos blocos de 1K de memória. A figura 4.25 mostra como isto pode ser conseguido.




Figura 4.25 Decodificação do banco de memória para 8K de memória.

Enquanto a configuração básica do PAZ apresenta uma decodificação para 8K de memória e 8 portas de entrada e saída, nem todos estes integrados e pulsos são usados.


As linhas extras são deixadas para expansão. A figura 4.26 mostra o esquemático completo da decodificação de memória e E/S para o montador adicionar ao circuito da figura 4.17.

Testando

Após você ter adicionado os compunentes da figura 4.26 aos da figura 4.17, você está pronto para testar a decodificação da memória e da E/S. Coloque os CIs, 10, 11, 12, 13 e 14, mas não coloque ainda o CI 20. Os CIs 1, 3 e 9 devem permanecer inseridos desde o teste anterior. O Z80 deve ainda ficar fora. O nível lógico de cada endereço de entrada D dos 7442 (CIs 12, 13 e 14) deve ser alto. Se retirarmos os CIs 8 e 9 (com a fonte desligada) faremos com que esta entrada mude imediatamente para um nível lógico baixo.

Em seguida, no soquete do Z80 coloque o piaro 23 em mivel lógico alto e os pinos 30, 31 e 32 em terra. Com os buffers da via de endereço habilitados e o endereço de A0 e A2 com 000, aparecerá um nivel baixo no chip-select do endereço de carga (strobe) mais baixo. Neste caso, o pino 1 dos Cls 13 e 14 deve estar baixo e as outras linhas de estrobe devem estar altas. O decodificador do banco de memória funciona da mesma forma exceto que será através das linhas de endereço de A10 a A12.

Após este teste, coloque todos os chips exceto o Z80.






Figura 4.26 Seção de decodificação da memoria e E/S.

a) Strobes dos chip-select do banco de memoria.

b) Strobes dos chip-select do banco de memoria.

b) Strobes dos chip-select dos dispositivos de entrada/saida.

III. Memória

Claro que em qualquer computador uma grande consideração é dada à memória. Tanto instruções quanto dados do programa devem ser armazenados e requisitados no devido tempo a fim de que o computador possa executar sua função. Apesar do processador central Z80 ter uma quantidade de registros de carga de 8 bits, estes só podem ser utilizados para manipulação temporária de dados e não podem armazenar instruções de programa. As instruções de programa devem ser armazenadas em elementos externos de memória.

A memória externa pode ser dividida genericamente em duas classes: ROM (memória de leitura exclusiva) e RAM (memória de leitura e escrita). A ROM é utilizada para armazenar dados ou passos de programa específicos e imutáveis. Os conteúdos dessas posições de memória são considerados permanente e não podem ser facilmente mudados. Por outro lado, a memória de leitura/escrita é usada para armazenar dados que podem ser mudados durante a operação do computador. Para ambos os tipos de memória, a função final é a mesma: prover, quando requisitada, ou uma pistrução para execução ou uma posição onde o dado pode ser armazenado.

Memória de Leitura Exclusiva

A ROM (read-only memory) é uma parte importante do computador, funciona como uma memória cujos conteúdos, uma vez gravados por técnicas especiais de programação, não podem ser alterados pelo processador central. Existem poucas exceções a esta regra.

Pela sua natureza, a ROM é não volátil. Quando a fonte é desligada, o conteúdo do programa não é perdido; permitindo assim a unediata execução de seu programa ao religarmos a fonte.

Dentro da categoria das ROMs existem três subcategorias — ROM, PROM e EPROM — as quais são definidas mais pela sua utilização o aplicação do que o implícito pelos seus nomes.

ROM (read-only memory)

Esta é uma memória na qual pode-se escreves apenas uma vez. A informação é fixada e não pode ser mudada. Uma ROM é normalmente programada pelo fabricante e é vendida com um determinado modelo já gravado. Estes tipos de ROMs são planejados para uma determinada clienteia.

PROM (programmable read only memory)

Esta memória também sú pode ser escrita ama vez e a informação estará fixada. Estes componentes são programados pelo usuário ao inves do fabricante. ROMs e PROMs gendimente não utilizam a mesma tecnologia de construção de semicondutor. O armazenamento é máis denso em uma ROM do que em uma PROM, e o custo por bit é gendimente menor na ROM.

EPROM (ensuble-programmable read-only memory)

Esse componente combina as melhores partes de uma ROM e de uma PROM. Todas as posições de armazenamento uno estas programadas pelo fabricante. Utilizando-se uma interface especial, a EPROM tanto quanto a PROM podem ser programadas pelo usuário, utilizando-as como uma ROM. Se o conteúdo da EPROM tiver de ser mudado, esta poderá ser apagada e reprogramada Dependendo do componente, uma EPROM pode ser eleftonicamente alterada (normalmente diferenciado por uma outra abrevação — EAROM) ou apagada por ultravioleta, algumas vezes chamada UVEPROM. Porêm é mais comum chamáda simplesmente EPROM. Elas são facilmente reconhecidas porque possuem uma janela de quartzo sobre o circuito integrado. Esta janela é transparente para luz ultravioleta facilitando, assim, seu apagamento.

Para cada posição independentemente endereçável existe um bit específico armazenado. Somente o processador pode determinar se este é uma instrução ou um dado. O método de armazenamento é o mesmo em qualquer caso. A figura 4,27 mostra o diagrama em bloco de uma ROM.

Uma ROM é simplesmente um bloco lógico o qual, sob o controle do programa, fornece um determinado modelo. A figura 4.28 é uma memória de leitura exclusiva de 3 bits. Quando a chave SWI está fechada (posição que poderia ser tomada quando o processador central necessitasse da informação), o código de 3 bits "101" aparecerá nas saídas. O diodo aterra os sinais de entrada dos inversores 7404 quando SWI está fechada. Uma expansão para mais do que 3 bits é simplesmente um caso de adição de mais diodos, resistores e buffers. Tal circuito é chamado ROM de matriz de diodos e nesse caso seria uma ROM de 1 linha por n-bits.

Uma memória de 3 bits não é muito usada, mas o seu conceito pode ser facilmente expandido para 16 bytes através da adição de um decodificador de endereço conforme o diagrama da figura 4.29. A figura 4.30 ilustra um esquemático completo com os diodos especificamente agrupados para executar um simples programa de 9 bytes. Esse pequeno programa de teste será usado mais tarde durante a fase final.

A ROM de matriz de diodo é apresentada somente por seu valor educacional. Este não é um método que deva ser implementado no computador PAZ. Existem circuitos integrados capazes de preencher os requisitos de cada uma das três categorias, dessa forma devemos análisar nossas necessidades um pouco mais de perto.

As perguntas pertinentes são: tamanho da memória, custo e facilidade da programação. O tamanho de uma ROM é determinado pelo usuário. Qual o esforço que o usuário desejará dispender para fazer com que o computador execute um programa específico, ao ser ligado? Nosso computador não tem painel frontal nem bancos de chaves de endereços e dados que possam ser transformadas em instruções. Esse é o caso, o PAZ deve ter um programa que execute imediatamente (quando for ligado ou quando o reset for ativado), e que permita o processador central comunicar-se com os seus periféricos colocando-o em um modo que possa ser diretamente programado através destes periféricos. Uma vez ligado, um programa simples de 50 a 100 bytes pode ser escrito, o qual facilita um carregamento da memória através do teclado. Mas será que necessitaremos entrar com um programa grande na memória? Teremos de entrar com tudo isto através do teclado?

Dispositivos de entrada de dados de alta velocidade também podem ser acoplados através de uma interface serial. Este pode ser adicionado a uma outra memória de 100 ou 200 bytes. Uma curra consideração é a necessidade para alguns operadores de um display (mostrador) de endereços e dados para facilitar o desenvolvimento de programas.

Afinal, para incorporarmos todas as funções necessárias para um sistema em um único cartão, poderemos ter facilmente a necessidade de armazenamento de 500 a 1000 bytes em ROM. Muitos sistemas utilizam uma memória ROM de 64 a 256 bytes para armazenar o programa inicializador (buotstrap). O bootstrap é um programa que coordena o mínimo de periféricos necessários para que se possa carregar no computador um programa maior. Em muitos dos sistemas de computadores pessoais, este bootstrap controla uma interface para cassete e o programa subsequentemente carregado é chamado monitor.

O momtor (explicado no capítulo 6) é uma parte importante do software que requer cerca de 1K de memória. Nossa decisão recairá entre colocarmos o monitor totalmente residente em ROM (pronto para execução imediata) reduzindo para um mínimo de ROM e carregarmos o monitor a partir do teclado ou de um cassete.


Essa é uma consideração importante para quem está construindo um computador. Quando se tem uma escolha, eu penso, você deverá quase sempre optar pela solução que necessite o mínimo de acessórios e você incluirá no hardware o monitor em ROM. Sena como querer colocar a carroça na frente dos burros, utilizar-se de uma interface para cassete para se carregar o software miciai. Com o monitor em ROM, pode-se entrar com os programas do usuário via teclado sem termos de construir uma interface senal. A partir de um programa monitor, residente em IK ROM, poderemos habilitar uma interface serial e um cassete. Outra vantagem é que o PAZ estará apto mais rapidamente para programação.

Eu sugiro que o tarranho da memória ROM seja de 1K, como visto anteriormente a ROM é programada palo fabricante e a PROM seria muito cara se utilizada em um bloco de 1K, porém ideal para um bootstrap de 64 bytes.

A sugestão alternativa para a memória de leitura exclusiva é a utilização da EPROM que é programada pelo usuário. Uma EPROM de 1K tal qual a 2708 (ou a 2K - 2716) é a de custo ideal para o computador feito em casa. A memória EPROM Intel 2708 é a recomendada para esta aplicação. (A 2716 é uma EPROM de 2K com alimentação única de +5V.)



Figura 4:27 Diagrama bloco de uma memória de leitura exclusiva-



Pigura 4.28 Memòria de lestum exclusiva de apenas 3 bits (1 X 3 bits).



Figura 4.29 Diagrama bloco de uma ROM de 16 bytes.

EPROMs

A EPROM é a memória de leitura mais usada. Ela é utilizada como uma ROM para um período de tempo longo, apagada ocasionalmente e reprogramada quando necessária. O apagamento é permitido pela janela de quartzo transparente que cobre o substrato do chip, através de luz ultravioleta. O elemento de memória utilizado pela Intel na EPROM 2708 é um tipo de carga armazenada chamada transistor FAMOS (Floating gate Avalanche injection Metal Oxide Semiconductor). Este é similar ao transistor de efeito de campo com gate em canal p, porém com o gate mais baixo ou "flutuante" totalmente envolvido por um isolador de dióxido de silício. O valor 1 ou 0 armazenado na célula FAMOS é uma função da carga no gate. Uma célula carregada terá na saída um valor armazenado oposto ao de uma célula descarregada. Aplicando-se uma tensão de carga de 25V às células seletivamente endereçadas, teremos um determinado conjunto de bits que constituem o programa escrito na EPROM. Envolvida por um material isolante a carga permanecerá por anos. Quando este isolador de dióxido de silício é exposto à luz ultravioleta intensa, este torna-se condutivo e descarrega a carga do gate. O resultado é o apagamento de toda a informação programada.

Os apendices C1 e C2 mostram a disposição dos pinos e as especificações elétricas da 2708 e 2716 respectivamente. O capítulo 7 explora vános métodos para programar e testar o chip.

Memória de leitura e escrita

A memória de leitura e escrita é justamente o que o seu nome diz. Tal memória permite que dados sejam tanto escritos como lidos de seu interior. A memória de leitura/escrita para microcomputadores é geralmente configurada a partir de circuitos semicondutores de memória programável que retêm os dados somente enquanto a fonte estiver ligada.




Figura 4.30 ROM de mai nz de diodos com programa de teste

A memória de leitura/escrita, que tecnicamente é uma ROM de acesso aleatório e é composta de dispositivos semicondutores passou a chamar-se de RAM (random access memory) — memória de acesso aleatório. A partir daf vamos nos referir à RAM como memória programável.

Existem duas classes de memória programável: estática e dinámica. A memória programável estática armazena cada bit de informação em uma célula de armazenamento biestável tal qual um flip-flop. Esta informação é retida tanto tempo quanto a fonte estiver alimentando o circuito. As memórias programáveis dinámicas possuem uma estrutura interna mais simples, tamanho menor, menos dissipação de potência, e são increntemente mais rápidas. Elas armazenam informação como uma carga elétrica no substrato do gate de um transistor MOS. Esta carga dura somente uns poucos milissegundos e deve ser restaurada. Esta necessidade de restaurar a informação armazenada é uma das maiores distinções entre memórias programáveis estáticas e dinámicas.

Entretanto a restauração de memória dinâmica pode ser um incômodo. O processo requer que todas as células de armazenamento sejam endereçadas pelo menos uma vez a cada poucos milissegundos (geralmente 2). Um circuito contador é geralmente incorporado para exercitar as linhas de endereço de memória quando o computador não está acessando á memória. Em muitos sistemas, a restauração (refresh) requer um circuito externo adicional. O Z80 possui este circuito dentro do chip processador central, facilitando assim a utilização de memória dinâmica. Entretanto, esta facilidade é perdida quando o Z80 é resetado, por isso toma-se necessário um circuito extra de refresh.

A escolha entre a tecnologia de memória programáwil dinâmica e estática é predicado do custo e da conveniência. Mesmo com um circuito externo de refresh, a memória dinâmica é mais barata. Entretanto em um sistema protótipo tal como o PAZ, a memória dinâmica é mais problemática. Desde que se tenha construído um sistema já operacional, a memória dinâmica pode muito bem servir para uma extensão de memória Mas para este ponto do processo de construção, a inclusão de memória dinâmica poderá complicar o projeto. Este livro, mais voltado para iniciantes, é calcado principalmente nas aplicações de memória programável estática.

Memória programável estática

A figura 4.31 é um diagrama bloco de uma memória programável estática típica do tipo usado no computador PAZ. Existem cinco componentes básicos de uma memória programável: 1) linhas de entrada de endereço; 2) entrada de dados; 3) saída de dados, 4) seleção de chip e 5) uma linha de habilitação de escrita ou leitura. As linhas de entrada de endereço são conectadas à via de endereço do computador. No caso de uma memória programável de N por M bits, onde N é o número de palavras e M é o comprimento de cada palavra, devem existir linhas de endereço suficientes para endereçar todos os N bytes. Por exemplo, em uma memória programável de 1K são necessários 10 bits para endereçar todos os 1024 bytes dentro desta memória (2.10 = 1024). O chip de memória programável estática que contem poucos bytes de dados, tal qual uma memória programável de 64 bytes, obviamente requererá poucas linhas de endereço. Para uma memoria de 54 bytes, são necessários somente 6 bits de endereço.

Devido a memória programável estática ter a função de permitir o armazenamento é a restauração de dados, precauções devem ser tormadas com as entradas de dados e saídas de dados do componente. As linhas de entrada de dados e saídas de dados aso designadas como funções separadas.

Durante a função de leitura, o dado armazenado dentro da célula endereçada é mostrado nas linhas de saída de dados. Durante a função de escrita, o dado posto nas linhas de entrada de dado deve ser armazenado no endereço denguado pelo código das linhas de entrada de endereços. Não é necessário que a memória programável estática tenha linhas independentes de entrada e saída de dados.

Em muitos casos, esses disposições são configurados com saídas de três estados. Os dados de entrada e os dados de saída podem ser ligados juntos através de uma via de dados bidirecional, ou eles podem estar nas mesmas linhas e multiplexados no tempo. A figura 4,31 mostra um método de três estados da via de dados. Durante uma função de leitura, as bohas de entrada de dados são desabilitadas internamente do componente da memória. O conteúdo da celula de memória endere jada pelas linhas de entrada de endereço estará disponível na saída, abastecendo diretamente a via de dados bidirecional. Durante uma escrita, o oposto é verdadeiro. As linhas de saída de dados são colocadas no modo three-state (o qual pode ser considerado como um circuito aberto) e nenhuma corrente será sugada da via de dados bidirecional. O contrado da via de dados bidirecional é armazenado na célula de memória designada.

Todas essas multiplexações de tunções são dependentes dos anais de feitura/escrita (read/write) e de selação de chip (chip-select). Nonhuma operação pode ocorrer sem que o componente de membria tenha sido selecionado através do sinal de chip-select. Para selecionas um determinado banco como descrito autenormente, é necessário uma lógica de decodificação que habilite esse banco atraves ca tinha de chip-select. Uma vez que um chip ou um banco de chips tenha sido selecionado o computador determina se o dado deverá ser lido ou escrito nessas posições de memoria Em uma operação normal fodas as mentirias programáveis estáticas são deixadas no estado de leitura, e somente senso habilitadas durante um comando de escrita através de um nível 0 na habilitação de escrita (WRITE/ENABLE).

A figura 432 é um diagrama de tempo detalhado dos ciclos de leitura e escrita na memória. O write/enable é uma combinação do memory request e do write. O read/enable é uma combinação do memory request e do read. A decodificação desses sinais e do chip select foi discutida anteriormente. Em sua forma básica, o PAZ tem 8 linhas de chip select, cada uma endereçando um banco de l'K da momory.

A figura 4.33 ilustra um mapa de memória do computador PAZ básico como configurado inicialmente, o PAZ contém 3K bytes de memória. As posições de 0 a 3FF é uma EPROM de 1K. As posições de 400 até BFF são posições de memória programavel estática. A EPROM de 1K está configurada para ficar mas posições de 0 a 3FF, dessa forma o PAZ pode ser facilmente micializado ao ser ligado. A memória programavel para as posições a partir de 400 é considerada como sendo a memória programável do usuário. É recomendado pelo menos 2K para uma operação satisfatória. O PAZ trabalhará com 1K, mas é recomendado 2K para expansão de perifériços básicos.

A figura 4.33 também mostra como a memóna é lígada ao computador. Todos os três bancos de memória são ligados em paralelo entre as vias de endereço e de dados. Cada banco tem um chip select decodificado separadamente.

Quando a EPROM é habilitada e o MCSO está no nível lógico 0, o dado da EPROM é colocado nas linhas da via de dados. Os outros dois bancos da memória estão no modo three-state e não têm efeito sobre a via. Quando o computador acessa a memória programável, o chip select para aquele determinado banco de memória é colocado no nível lógico 0, e somente aquele banco de memória tem acesso à via de dados.

Enquanto todos os bancos de memória poderão ter aplicados sobre si o mesmo endereço, somente o banco selecionado estará no modo ativo. Para o computador escrever em um banco de memória o fluxo lógico é similar. Vocé notará que existem linhas de write/enable chegando em cada um dos bancos da memória programável estática de IK, mas não à EPROM de IK. Uma EPROM de IK somente pode ser escrita com uma interface especial. Portanto, somente é ligado o write/enable para as memórias programáveis.

Se, por exemplo, o computador fosse escrever na posição 400, o chip select para o banco I e o write/enable para o banco I deveriam estar ambos no nível lógico o para permitir que o dado presente na via de dados fosse armazenado na posição de 400. Esse tipo de configuração de memória programável é three-state e multiplexada no modo de leitura, os dados saem do chip de memória programável; no modo de escrita eles entram no chip, e quando não selecionado o chip está em 3 state.

A partir deste ponto, já discutimos o diagrama de bloco da memória programável estática. Para se fazer um computador operacional, é necessário configurar essa memória com componentes reals. Infelizmente, quando o PAZ foi projetado, um chip de memória programável de 1K por 8 bits era extramamente caro. Portanto, esses blocos de 1K foram projetados a partir de múltiplos componentes. Dois chips de memória programável relativamente baratos e populares são o Intel 2102A (apéndice C3) e o Intel 2114 (apéndice C4).

O 2102A é uma memória programável estática de 1K × 1. Para configurarmos uma memória de 1K × 8 necessitaremos de 8 × 2102 ligados em paralelo. Por comparação, para configurarmos um bloco de 1K × 8 com 2114s necessitaremos apenas de 2 chips. Isto porque o 2114 possui uma densidade interna maior do que o 2102. Como o objetivo de qualquer projeto de computador; para se montar em casa, é obter facilmente componentes de linha, os 2114s são os componentes de memória programável recomendado para o PAZ. Os 2102s também funcionarão, porém, não compensa utilizádos devido à finção necessária para implementêdos ficando, então, mais acessíveis os 2114s.

A figura 4.34 mostra como duas 2114s são interligadas para produzir um banco de memória programável de 1K X 8. Elas compartilham da mesma linha de chup-select. As linhas de entrada de dados são divididas de forma que 4 bits de dados são armazenados em cada chip. Como cada uma possul uma capacidade de endereço de 1024 bytes, as linhas de 10 bits de endereço são comumente compartilhadas. Para a construção do PAZ básico, dois circuitos do tipo ilustrado na figura 4.34 devem ser construídos. A memória total para computador básico é de 3K. Esta pode ser expandida até 8K sem nerduma decodificação de endereço adicional. Não é absolutamente necessário ter 2K de memória programável se o usuário desejar apenas checar a operação do sistema. Pelo menos a EPROM deve ser montada como um banco de memória.

A EPROM de 1K contém um monitor o qual permite o funcionamento do PAZ. Este monitor possui vários pequenos programas que são chamados sub-rotinas. Quando o programa principal chama uma sub-rotina, o endereço de retorno é colocado na pilha de sofi ware localizada na memória programável. Ao término de sub-rotina o processador central tira da pilha este endereço e retorna ao programa principal. Normalmente não mais do que 64 bytes são necessários para a pilha. Entretanto, não é mais problemático montar duas 2114 para um banco de memória de 1K X 8 completo do que tentar montar uma memória de 64 bytes.

Um banco adicional de 1K, designado como banco 2 pode ser adicionado por arbitrio do usuário. Este banco é necessário se você planeja escrever programas que ocuparão mais do que 1K de memória incluindo a pilha. Como o computador está atualmente configurado, 1K parece adequado, entretanto para os programas adicionais descritos neste livro, é recomendado 2K. Isto é especialmente verdadeiro quando uma área de buffer é necessária para comunicação com periféricos externos. O esquemático para a configuração final de memória está mostrado na figura 4.35. Este pode ser somado ao circuito das figuras 4.17 e 4.26.

Diferentemente das outras seções do computador, a memória não pode ser testada, exceto sob controle de programa Teoricamente, as linhas de endereço podem ser ativadas e o dado lido ou armazenado, mas isto não é fácil. Os testes de memória ocorrerão após a montagem da seção de entrada/saída. Basicamente, ela será verificada primeiro apenas com a EPROM, depois então com a adição da memória programável. Mencionei anteriormente que a EPROM e a memória programável operam relativamente independentes. Enquanto um programa pode ser armazenado em PROM, este necessitará da memória programável para sua devida execução.

Em um programa pequeno que carrega o acumulador, escreve em uma porta de saída, e de novo retorne para si mesmo, sem nenhuma chamada do sub-rotina; a memória programável não é necessária. Este programa pode estar localizado na EPROM. O procedimento exato para este teste será descrito no final da seção de E/S.



Figura 4.31 Diagrama em bioco de siria memória programável estática de N X M bits.





Figura 4.32 Diagrama de tempo dos caclos de lettura ou escrifa na memória para o Z80. Este diagrama não inclui os estados de WAIT.

IV. Entrada/saída

Tanto quanto a discussão do controle do processador central e da decodificação de memória, são igualmente importante as funções de entrada e saída. Para o computador mostrar informações utilizáveis, este deve ser "interfaceado" com periféricos "Interface" é um termo que se refere á capacidade de comunicação com dispositivos externos, tais como teclanos, video ou display de LED, e sistemas de memória de armazenamento. A comunicação pode ser feita através de dados de entrada ou saída.

As entradas de dados podem ser feitas através de teclados, memória de massa em cassete de audio, ou interfaces de aquisição de dados especiais. Similarmente, a saída de dados é feita do computador para os periféricos (displays de vídeo, leitoras numéricas, impressoras e interfaces de controle externo). A função e o formato da comunicação de dados entre o processador central e os periféricos podem variar consideravelmente, mas o caminho interno aos dados é fundamentalmente o mesmo.



Figurs 4.33 Diagrama em bloco do maya de memeria para o computador PAZ.





Figura 4.34 Construção de um banco de memória programárel de 1K X 8 militando se 2 chips de memória programável 2114 de 1K X 4 bits.



Figurs 4.35 Degrama exquemático da configuração final de membria para computador PAZ bialco.

O microprocessador Z80 possus tanto instrução de entrada quanto de saída. Uma saída do processador é logicamente o mesmo que uma escrita na memória, o a recepção de uma entrada originada em um dispositivo externo é similar a um comando de leitura de memória. Elas são diferenciadas das operações de memória pela combinação das linhas de statur de leitura e escrita com a linha de controle de pedido de E/S. Uma concorrência lógica de um pedido de E/S e uma saída de status de leitura ou escrita determina a direção da comunicação com o dispositivo periférico. Simultaneamente com os sanas de controle, o codigo de endereço (1 entre 256) do periférico objeto e colocado na via de endereços. Um diagrama de tempos desses sinais está mostrado na figura 4.36. A lógica de opecificação foi detallacia no seção II deste capítulo.




Figura 4.36 Diagrama de tempo dos ciclos de entrada ou saída para o Z80.

O processo de montagem das portas de E/S no PAZ é constituido de dois estágios. Quando se monta um computador manualmente, a consideração mais importante é ver que a função de E/S funciona pelo método menos complicado. Um teste bem sucedido da seção de E/S também testa indiretamente a memória. Isto porque instruções de entrada e saída não podem ser exercitadas a não ser por um programa armazenado na memória.

As lunções de entrada e saída do Z80 manusciam 8 bits de cada vez, não importa se a configuração da interface externa é serial ou paralela. A transferência de dado entre o processador central e a E/S é em paralelo (8 bits) e basicamente ocorre como a seguir.

Instrução de saída

OUT(n), A

Quando esta instrução é executada, o conteúdo do acumulador A é colocado na via de dados e escrito no dispositivo n. O endereço do dispositivo n está localizado nas linhas de endereço de A₀ s A7.

Se o acumulador contêm 40, em hexadecimal, quando a instrução OUT (23) A, for executada, 40 em hexadecimal será escrito no dispositivo periférico (também chamado "porta número") decodificado como 23 em hexadecimal.

Existem outras instruções de saída, mais complicadas, possíveis no conjunto de instruções do Z80; todas elas passam o dado através da via de dados para o dispositivo externo. Devido à via de dados ser usada para transferência de informação entre o processador central, memôria e E/S, o computador deve ser liberado para continuar executando seu programa. O dado não pode permanecer na via de dados esperando pelo perilérico (o processador central pode fazer isto, mas tais configurações senam confusas no momento). O dado é válido somente por alguns ciclos de clock (relógio) e se for necessário um tempo maior, este deve ser amazenado.

() diagrama da figura 4,37 é um registro típico de armazenamento de 8 bits. Consiste de 8 elementos individuais de armazenamento com a entrada, store enable comum a todos. Em sua forma mais simples uma cétula de armazenamento pode ser um flip-flop tipo. Di tal qual mostrado na figura 4.38. A entrada de dado é ligada á linha de entrada Di e é somente colocada para as linhas de saída (Q e Q) durante um strobe de escrita de E/S. Utilizando-se 7474s necessitamos de 4 chips para uma palavra de 8 bits. Um método melhor é usar os circuitos da figura 4.39.

Instrução de entrada

IN A. (n)

Quando esta instrução é executada, o dado da porta (n) selectionada é colocado na via de dados e carregado no acumulador.

Se o dispositivo externo em questão possui o valor 10 em hexadecimal, quando a instrução IN A, 20 for executada, o valor 10 em hexadecimal do dispositivo número 20 em hexadecimal será carregado no acumulador.

Existem outras instruções de entrada mais complicadas, mas, como no caso das instruções de saída, o caminho para todos os dados é a via de dados. Para manter a via de dados dominada por um único dispositivo ligado a ela, é necessário que todos os dispositivos de entrada (isto é, a saída destes) sejam 3-state, isto pode ser obtido utilizando interfaces lógicas, tais como UARTs e adaptadores para as inverfaces de penféricos que sejam projetados para serem 3-state, ou pela adição de buffers 3-state de entrada tal qual ilustrado na figura 4.40 (diagrama de bloco típico de uma porta de entrada paralela de 8 bits).

O que estiver nas linhas de entrada de B₀ até B₇ durante uma instrução de leitura E/S será dirigido ao processador central. Usando esta instrução direta de leitura não existirá interação entre o processador central e o hardware externo ligado à porta de entrada. Uma lógica adicional é necessária para coordenar a temponização exata entre o computador e um periférico externo. A solução é chamada handshaking. Tal capacidade requer: que o hardware da porta de entrada seja mais sofisticado, conexão com o processador central, lógica de interrupção, ou portas de E/S adicionais para coordenar a temporização.

A aferição do hardware básico do PAZ é melhor efetuada utilizando-se o hardware menos complicado. Uma porta de entrada está ilustrada na figura 4.41 e consiste de 2 chips de 4 buffers 3-state. Poderá existir quem deseje ter um handshaking completo nas portas de E/S ou precise mais do que 8 mA de capacidade de saída de um dispositivo LS-TTL, podendo ser facilmente configurado utilizando-se o Intel 8212. As especificações descritas no apéndice CS demonstram sua versatilidade.

Verificação da entrada/saída

Finalmente o PAZ pode ter um teclado, terminal CRT serial RS232, interface para cassete, e capacidade para E/S digital e analógica. Tentar ligar todos esses periféricos e testá-los simultameamente está fora de cogitação. Uma forma mais metódica é construir o mínimo de hardware e software que o coloque operacional, adicionando, então, aos poucos o restante. Este é o caminho seguido.

Com excação da memória, nos tentaremos eliminar qualquer problema potencial através de teste estático aonde for possível. Os dispositivos E/S das figuras 4.39 e 4.41 estão nesta situação. O teste completo de E/S necessita de uma porta de entrada e uma porta de saída. Isto pode ser montado como mostrado na figura 4.42. Somente a porta 0 precisa ser conectada no momento. O circuito adicional incluído neste diagrama pode ser ignorado. Levemos em conta apenas os CIs 21 até 23. Os outros dispositivos são melhoras para o PAZ basico e serão discutidos mais tarde.

Teste estático

Com a fonte desligada retire todos os Cla anteriormente instalados. Coloque os Cla 20, 21, 22 e 23. Ligue a fonte, coloque os sinais DSOWR e DSORD temporariamente em terra. Este artificio, impossível ao contrôle direto do computador, permite que a via de dados acesse simultaneamente às entradas e saídas da porta 0. Com a porta ligada



Figura 4.37 Diagrama em bloco de uma típica perta de saída paralela com tranca, configurada com um registro de armazenamento de 8 bits.




Figura 4.38 Diagrama em bloco de uma porta de saída paralela com tranca, utilizando flip-flop tipo D como um registro de armazenamento.

dessa maneira, o dado aplicado na entrada estará imediatamente na suída. Com as linhas de entrada dos Cli 21 e 22 abertas e a fonte aplicada, as suídas do Cl 23 deverão estar em um nivel alto. O aterramento sequencial das linhas de entrada de B₀ até B₇ será refletido nas linhas de B₀ até B₇ do Cl 23. Um teste final é desconectar o terra temporário em DSOWR enquanto uma das linhas de entrada do Cl 21 e 22 é aterrada. O nível lógico Q da saída do Cl 23 deve permanecer baixo, mesmo quando a linha de entrada não estiver mais aterrada. Isto acontece porque o dado está "travado" e permanecerá assim, até que seja atualizado por outro strobe de escrita.




Figura 4.39. Diagramas esquemáticos de portas de saídos paralelas de 8 bits com trava.

a) Utilizando 2 chips LSTTL de 4 bits com tranca (LATCH).

b) Utilizardo um LAFCH TTL de 8 hits tradicional. Note que centium dispositivo LSTTL pode ser substituído, mas deve-se tomar cuidado quanto so total da cargo de via.

e) Utilizando um novo LATCH LSTTL de 8 bits.

V. Teste dinamico do computador hásico

Todo o sistema, com exceção da memória, deve ter passado com sucesso pelo teste estático. A montagem da memória deve ser testada por continuidade. Devido ao PAZ não ter painel frontal ou indicador (a menos que você deseje colocar um), o sistema completo só pode ser testado pela execução de um programa que exercite dinamicamente todo o hardware do sistema. Isto é mais fácil do que parece. Para o computador dar saída a um número para um determinado endereço de porta, o processador central deve estar operacional e pronto para executar a mstrução. A leitura de memória deve funcionar ou o computador não saberá o que fazer. A decodificação da memória e E/S deve fazer com que o dado armazenado na memória chegue á porta de saída correta. E finalmente, para que o dado possa ser lido pela porta, a porta de saída deve estar funcionando bem, de sorte que, se você pode executar um programa, o computador está funcionando.




Figura 4.40. Diagrama em bloco de uma típica porta de entrada paranda de 8 bito.




Figura 4.41 Diagrama esquamático de uma porta de entrada parafela de 8 bits para o computador PAZ.

Nos podemos ter um processo mais simples, utilizando um programa com o menor número de passos possível e por meio de eliminação inicialmente da memória programável. Lembre-se, o PAZ tem EPROM e memória programável. Sem mouitor ou painel trontal, a memória programável não pode ser carregada diretamente a fim de se rodar um programa de teste. O programa de teste já deve estar carregado em ROM (no nosso caso em EPROM). Atraves de seleção cuidadosa das instruções usadas no programa de teste, a memória programável pode ser inteiramente deixada de lado quando nos rodarmos o primeiro teste. Para que complicar mais do que o necessário tendo-se mais haráware?




Figura 4.42 Diagrams esquemático de portes de entrada/salda para o computador PAZ básico com melhoramentos adicionas, necessidos para uso do software mentan do PAZ.

Poucas instruções são necessárias para testar a operação do processador, reset, memória e E/S. Normalmente o processador central ou funciona ou não. Falhas no processador central raramente é caso de uma instrução impropriamente executada. Se o PAZ pode ler dados da porta 0 e retornar o mesmo valor para saída da porta 0, podemos assumir que este está funcionando. Para o dado chegar á saída da porta 0, este deve caminhar através do processador central (assumindo que voce tenha removido o aterramento temporário das linhas de strobe de E/S) sob o controle do programa.

O programa de teste é:

	OCTAL	HEXADECIMAL	
IN A, 0	333 000	DB 00 lé-se o conteudo da porta 0	
OUT O, A	323 000 303 000 000	D3 00 escreve o contendo de A na porta 0 C3 00 00 salta para o início	

Este programa de 7 hytes vai let o dado da porta 0 e carregá-lo no acumulador, então, escreve-se este mesmo dado na porta 0. A instrução de JUMP fará com que o programa repita esta ação continuamente. O programa não necessita de memória programável para armazenar nem um dado intermediário nem o apontador de pilha. Como somente o acumulador é afetado, o programa de 7 nytes pode estar completamente contido em ROM. Neste caso, a ROM pode ser uma EPROM 2708 manualmente programada como descrita no capítalo 7 ou uma ROM simulada como mostrado na figura 4.30. Se você usar a ROM simulada será necessário reduzir o clock de 2,5 MHz para compensar a capacitância do oriento externo. A figura 4.30 também inclui uma saída para a porta 5 que testa um display de dados a ser adicionado mais tarde. Você pode inserir estas instruções na EPROM agora, o que pode ser melhor do que reescreve-la ou montar a pseudo-ROM.

O teste final para o PAZ básico é o exercício de um programa que utilize tanto a EPROM quanto a memória programável. De novo, a filosofia é que se este pode armazenas e tecuperas I byte da memória programável, então todo este 1K deste banco deverá estar funcionando. Desta vez é utilizado um programa um pouco maior. O programa a seguir é armazenado em EPROM é a memoria programavel é usada pelo processador central para armazenar a pilha:

	OCTAL	HEXADECIMAL
LD SP, no	061 003 006	31 00 06 Coloca o apontador de pilha no meio de banco I da memória programável
EN A, 0	333 000	DB 00 le o conteúdo da porta 0
CALL TEST	315 014 000	CD OD 00 chama programa de teste
OUT 0. A	323.000	D3 00 escreve o dado na porta 0
JP nn	303 000 000	C3 00 00 salta para o começo
TEST RET	311	C9 retorns so programa principal

Quando montado, o programa de 14 bytes poderá ser carregado como a seguir (em hexadecimal):

POSIÇÃO	PROGRAMA	
00/00	31 00 06	
0.3	DB 00	
05	CD OD 00	
08	D3 00	
QA	C3 00 00	
OD)	C9	

A operação desse programa é similar ao exemplo anterior. Um byte é lido da porta 0 e então escrito de novo na porta 0. No interior dessas operações existe uma chamada para uma sub-rotina que é simplesmente uma instrução de retorno. Quando a chamada é executada, a posição de onde está o programa, para retornar a operação após a chamada, é colocada sobre a pilha na memória programável. Na conclusão da chamada (a instrução de retorno), o endereço é retirado da pilha e colocado no contador de programa podendo, então, o programa continuar de onde tinha parado. O único meio para o dado de entrada da porta de entrada 0 chegar à saída da porta 0 é pela execução apropriada desta chamada. Claro que isto necessita também do funcionamento da memória programável.

Muitos outros programas podem ser escritos para aumentar ainda mais os processos de testes. Pela minha experiência, entretanto, se estes dois programas forem executados, você pode contar com o funcionamento de tudo.

Uma vez atingindo este marco, você terá um computador operacional. O próximo passo é expandir esta unidade básica e tornar o PAZ mais versátil através da adição de displays de endereços e dados, de um teclado hexadecimal, de uma interface serial de acordo com uma operação de sistema que coordene as atividades destes periféricos. Enquanto o sistema atual pode ser montado em um cartão, para estas adições torna-se necessário um cartão para experimentos de projetos (Breadboard).

CAPÍTULO 5

OS PERIFÉRICOS BÁSICOS

Uma vez que o PAZ básico tenha sido construído e testado, estamos prontos para adicionar alguns peritéricos necessários que irão atmentar grandemente a utilidade do sistema. Os periféricos externos facilitam a capacidade de entrada e saída do computador. Tais peritéricos podem ser impressoras, tubos de raios catódicos (CRTs), fitas e discos. Entretanto, periféricos desta magnitude são normalmente usados em sistemas maiores. Para o nosso PAZ baseado no Z80, os periféricos usuais incluem um teciado para facilitar a entrada de dados e programas, um mostrador visual que permita ao computador indicar uma conclusão lógica em forma legível; uma interface de comunicação serial que permita ao PAZ comunicar-se com outro computador; e uma interface para audio-cassete que permita o armazenamento de massa. Estes quatro ingredientes fazem a diferença entre um cartão experimental e um computador pessoal utilizável.

O teclado pode ser tanto um bloco de chaves para entrada de dados limitada quanto um teclado alfa-numérico tipo "máquina de escrever" ASCII (American Standard Code for Information Interchange) para edição de textos e programação em linguagem de alto nível. O display usual pode ser desde um mostrador LED hexadecimal até um terminal CRT de 24 linhas por 80 caracteres. A porta serial, em conjunto com a interface para cassete, pode ser usada para inicialização do computador e para carregar programas aplicativos.

Da mesma forma que os circuitos antenores, tentaremos colocar várias alternativas de projetos para que você possa construir um sistema pessoal. Cada um dos quatro dispositivos periféricos serão explicados em detalho e exemplos de projetos serão dados. Tanto entrada hexadecimal de função limitada quanto teciado ASCII completo serão explicados. No caso do display visual, nos discutiremos o LED octal rudimentar e um mostrador hexadecimal para o PAZ. Para uma interação visual mais sofisticada, é necessário um terminal CRT. Devido a esta unidade ser muito mais complicada do que um teclado ou um display LED, um capítulo inteiro foi dedicado a ela. Minha premissa básica é começar com o essencial, prover o entendimento de suas aplicações, e então partir para o mais complexo.

A expansão do PAZ básico para um sistema de microcomputador interativo requer a adição de um programa de software para sincronizar e exercitar os novos periféricos.

Este software é chamado monitor e será discutido em um capítulo posterior.

I. TECLADOS

O único modo do Z80 poder se comunicar com um dispositivo externo é através da sua via de entrada/saída anteriormente descrita. (Existem outros métodos, tais como acciso direto a memória, mas eles serão ignorados aqui.) Quando o processador deseja sinalizar ao usuario a ocorrencia de um evento, ele pode fazê-lo pela mudança do nível de saída de 1 hit da porta de saída paralela. Por exemplo, o final da execução de um programa pode ser designado pela mudança de um nível lógico o para um nível lógico no bit. 7 da porta 0. Utilizando-se este conceito,8 elementos separados podem ser individualmente designados e controlados a partir dos 8 bits de uma porta do PAZ básico.

A entrada de informação é feita da mesma forma. Os números de 0 a 7 podem corresponder a 8 chaves nos 8 bits de entrada da porta 0. Isto é mostrado graficamente na figura 5.1. Quando a chave do bit 7 é acionada, aterrando a entrada, a transição de nível lógico pode significar para o computador uma entrada numérica de 7, muitas aplicações em microprocessadores necessitam apenas destes poucos bits de E/S. Um controlador de semáforo, por exemplo, com as luzes vermelha, amarela e verde, necessitaria apenas de 3 bits de saída.

O programa para controlar as luzes podena les sido escrito, montado, e programado em algum tipo de armazenamento não volátil. Entretanto, o PAZ deve interaga com um operador humano de tid forma que os programas possam ser desenvolvidos e testados. A maior diferença entre o controlador das luxes de tralego e o PAZ deve ser os periféricos e não a capacidade do microprocessador.

Em nosso exemplo, podemos colocar 8 chaves em uma porta de entrada. Para entrarmos com a informação, teremos apenas de escrever um pequeno programa que leia o dado da porta 0 para o acumulador e então armazenádo ou agar sobre ele.

O capítulo do software monitor mostrará estas manipulações, mas um problema deve ser resolvido princiro, ou seja, a sincronização dos periféricos com o computador.

Como o computador pode saber quando o dado nas chaves é válido ou não? E, poderemos fazer um temporizador em software ou hardware que teja a porta a cada segundo? Pode você, por exemplo, todar as chaves em um tempo estabelecido ou fazer o computador esperar?




Figura 5.1 Uma interface de entrada/saida paralela com mostrador de LED e entrada chaveada.

O método mais popular de sincronizar um periférico que tenha entrada lenta de dados com um computador de tápida execução de programa é usar pulsos de carga de "dado pronto" (data ready). (Interrupções também podem ser usadas, mas elas envolvem uma programação complicada e não será será será considerada.) O programa é escrito para ler e testar o nível lógico de somente 1 bit. Substituindo uma das 8 chaves, a do bit 7, por um botão, podemos simular a carga (strobe). Para fazer isto, primeiro coloque o dado nas outras 7 chaves; então, com o programa residente testando continuamente o hit 7, aperte o botão para gerar uma transição lógica. O programa, sentindo que o strobe do "dado ponto" está presente, lê o dado nos outros 7 bits.

Prequentemente, não é prático limitarmos a sete interpretações simbólicas quando utilizamos 7 bits de entrada. O mais lógico é uma codificação da entrada e fazer com que os 7 bits representem 128 símbolos individuais. A escolha entre uma codificação versus uma entrada paralela direta é determinada pela aplicação. Se o computador é parte de um sistemu de alarme, com cada bit de entrada representando uma chave de porta ou janela, então é importante saber as transições dos bits individualmente e simultaneamente. Para esta aplicação é necessário ter entrada de sinal paralela. Por outro lado, a entrada alfa-numérica de um teclado tipo máquina de escrever é por natureza serial, uma letra de cada vez. Portanto, não é aconselhável utilizar-se de uma entrada paralela de 128 bits para um teclado de 128 teclas. Uma codificação de 7 bits é mais eficiente.

O código para teclado mais utilizado é o ASCII (American Standard Code for Information Interchange). O apéndice B lista os códigos e os caracteres que estes representam. Qualquer teclado caseiro poderá refletir esta codificação, a fim de ser compatível com o software existente comercialmente como, por exemplo, BASIC.

Existem varios métodos que podem ser usados para gerar códigos de chaves compatíveis. As figuras 5.2 e 5.3 refletem uma aproximação do hardware e software, respectivamente. O diagrama de bloco descrito na figura 5.2 é um sistema de varredura hardware adequado para um teclado de 64 teclas. Um contador de 6 bits habilita progressivamente cada coluna enquanto varre todas as linhas em cada passo. Qualquer tecla apertada fará com que um nível lógico 0 passe por um multiplexador de 8 entradas até a lógica de controle de varredura Este sinal é usado para gerar um strobe para o computador (também chamado de dado pronto). As linhas de endereço de coluna e linha do contador são lídas e indicam a matriz binaria endereçada da tecla apertada. A compatibilidade com o código ASCII é simplesmente uma matéria de colocação da lecia certa no endereço correto dentro da matriz.

Um outro método de codificação adequado está descrito na figura 5.3. Esta técnica, que usa lógica de software para varrer a matriz, deve ser usada somente quando a velocidade de execução de programa do computador não é crítica. Enquanto reduz os circuitos para um único chip, passa a necessitar de uma porta de entrada e uma porta de saída. Esta funciona da mesma maneira apresentada na figura 5.2. O computador coloca no decodificador um codigo de 4 bits para o contador de coluna. Este, então, pesquisa a porta de entrada paralela para a linha com o nível lógico 0, significando uma tecla apertada. Enquanto isto parece ser uma forma fácil de decodificar 128 teclas, existem determinadas considerações de software.




Figura 5.2 Matriz para varredura de um teclado de 64 teclas.




Figura 5.3 Circulto codificador para módulo do software de 128 tentas

A teela pressionada ou o strobe de dado pronto em qualquer teclado serve para dois propósitos, ou seja, significa que o dado está presente e pronto, e é temporizado de forma que o strobe não é gerado até que um período onde possa ocorrer ruídos tenha terminado. A razao para o retardo é óbvia. Lembre-se, esses microprocessadores podem executar 200,000 instruções por segundo. Um programa escrito para monitorar um strobe e les o dado deverá passar umas cem vezes em uma única tecla por causa do ruído de contato. O contato mecánico poderá fazer com que apareça una 100 strobes de dado pronto, se nos não tomamos enidado. Um strobe de dado pronto verdadeiro não é gerado até que tenha terminado um tempo onde não haja mais ruído e então será gerado um puiso com um rapido tempo de subida (< 200 ms), com uma relação maior do que o ciclo de tempo do computador. A duração do pulso deve ser grande o suficiente para permitir so programa captá lo mesmo se este não estiver executando outra tarefa, e curto o suficiente para que o processador central não veja o mesmo strobe dura vezes.

Existem duas técnicas para combater o problema da duração do strobe. Uma é colocar um (hip-first patilhado pelo atrobe e ligar a linha de clear do flip-flop em um bit de saída. Depois de ler o dado, o programa pode tellust a condição de "dado pronto" através do reset do flip-flop. Isto normalmente e utilizado em casos onde o tempo de resposta para o teclado nu outro dispositivo é variado. Este método também garante que um evento será registrado e não perdido devido aos retardos de tempo. Claro, muitos codificadores de teclado não armazenam seus dados de saída. Se uma tecla não está apertada, mesmo se o strobe tiver sido colocado em um flip-flop, neohum dado estará presente quando o computador for ler o teclado. Existem melos de se contornar isto, mas eles envolvem bardware adicional.

Normalmente o problema é ler o strobe duas rezes e não esperar o tempo suficiente para o recanhecimento dele. Ao invés de usar um flip-flop, muitos programadores utilizam um flag de software, a segunda técnica não se importa com a duração do strobe. Quando um strobe de tecla pressionada é sentido, o programa liga um flag em uma posição de memória, lê o dado, verifica então, de novo o strobe. Se o strobe esta alto, o flag é verificado e o dado não é lido. Somente quando o strobe retorna ao nível lógico 0 é que o flag é desligado, permutando uma nova entrada de dado.

Não é fácil construir um codificador para teclados ASCII de 64 ou 128 teclas. É mais fácil utilizar-se de um comercial tal qual o documentado no apêndice C6.

Muitas pessoas podem considerar o PAZ como uma ferramenta de aprendizado que pode ser eventualmente expandido para um sistema de microcomputador completo. Um teclado ASCII completo de 128 teclas pode vir a ser tão caro quanto o computador PAZ. Para minimizar o custo, sugerimos como o primeiro nível de expansão um teclado limitado, adequado para entrada hexadecimal. Com um número limitado de teclas para codificar, os circuitos TTL oferecem uma razoável vantagem de custo sobre os dispendiosos codificadores de memórias de leitura exclusiva.

A figura 5.4 é uma interface para teciado hexadecimal projetada especificamente para o monitor do PAZ. Um teciado hexadecimal permite a entrada de dados e instrução como números hexadecimais de 2 dígitos. Em conjunto com as 16 tecias numéricas existem 3 tecias de comandos designadas como Exec (para execute), Nexr e Shift. Exec

e Next serão explicadas na seção do monitor. O Shift é similar ao de um teclado normal e é usado para dobrar o número de códigos das teclas, permitindo, assim, um Shift1, Shift2 etc. O significado particular de cada código será explicado mais tarde.




Figura 5.4 Interface para toxiado hoxadecunal.

O teclado necessário para suportar o monitor do PAZ possus 19 teclas. O codificador da figura 5.4 é uma combinação da varredura com a saído paralela. A codificação depende da tecla particularmente apertada.

As teclas hexadecimal de 0 a F são sentidas através do multiplexador IC2 e IC3. Através da contagem de IC2 é colocado sequencialmente um nível lógico 0 em cada uma das 16 linhas de saída do IC3. Se qualquer tecla for pressionada, o nível baixo é enviado para o IC4 parando assem o clock. O contador é, então, travado no endereço da tecla que está sendo pressionada. A mesma ação que pára o clock também gatilha o IC5 que gera, assim, um strobe de tecla pressionada. As linhas de saída de B0 a B3 conterão o valor binário da tecla pressionada, enquanto o bit 7 é reservado para o strobe. As três teclas de função estão diretamente ligadas aos bits de entrada 4, 5 e 6. Três partes do CII servem para eliminar o ruído de contato. O EXEC e o NEXT são ligados de forma que gere um strobe de tecla apertada quando ativados. Por causa da tecla de SHIFT ser sempre usada em conjunto com outra tecla, esta não é conectada ao circuito de strobe.

É importante lembrar que a codificação desse circuito de 19 teclas não é ASCII. Um teclado ASCII não pode ser usado diretamente com o software monitor desento neste livro, a menos que você use somente (eclas ASCII correspondentes à codificação da figura 5.4, ou reescreva o software monitor para aceirar ASCII ao invês de códigos binários para cada tecla.

Il Adição do mostrador visual

Uma vez que um teclado tenha sido colocado no PAZ, estamos prontos para desenvolver um programa. O outro ingrediente chave é um mostrador visual que permita ao programador examinar as declarações de instrução e dado. A configuração menos dispendiosa é um mostrador de LED, preferencialmente hexadecimas devido ao software monitor ser escrito desta forma. Para os que preferem o octal também inclui um mostrador octal.

Mostradores hexadecimal pudem parecer uma adição trivial para um sistema de computador dispendioso, mas algumas vezes estes dispositivos ajudam a tomas mais fácil a depuração do programa. Não pretendo que este substitua um CRT, porém é uma ferramenta necessária quando se depura um programa e uma necessidade para utilização do monitor do PAZ. Ele é de grando importância para mostrar rapidamente os dados do teclado ou de uma E/S com uma úrtica instrução de saída.

Existem muitas maneiras de mostrar hexadecimal em um LED de 7 segmentos.

A figura 5.5 é um exemplo de um método grossemo que utiliza uma PROM como um decodificador hexadecimal. (Se você desejar utilizar este circuito, um método de programação da 82S23 foi descrito no artigo "Um programador versatil para Memoria de Leitura Exclusiva" na revista BYTE de novembro de 1975.)

Entretanto, este método utiliza um número excessivo de componentes e muitas pessoas podem não querer programar uma PROM. Uma alternativa é permitir que o computador faça a decodificação e alimente o display de 7 aegmentos através de transistores ligados diretamente no laich de 8 bits da porta de saída. Uma outra forma necessitará da adição de circuitos lógicos extras em tomo do decodificador de 7 aegmentos. A primeira necessita apenas de um programa, enquento a outra poderá envolver tantos componentes quanto os da figura 5.5.

Felizmente, existe um produto no mercado que pode resolver o problema. É o display LED hexadecimal HP7340 (da Hewiett Packard; existem outros displays equivalentes de outros fabricantes). Estes dígitos hexadecimais são feitos a partir do formato básico de 7 segmentos, utilizando-se pontos em vez de barras e sendo capaz de formar "B" e "D" em hexadecimal. Isto é possível pelo controle dos pontos dos cantos, que dá uma aparência arredondada. Esta habilidade discrimina um "B" de um "8" ou um "D" de um "0". Existem 16 caracteres diferentes e distintos.

Uma facilidade adicional do HP7340 é que cada circuito display possai um latch/decoder/driver de 4 bits. Isto permite que o display acja ligado diretamente na via de dados. O resultado é um display hexadecimal de 8 pinos que executa com sucesso a função de todo o circuito da figura 5.5. As especificações dos pinos individualmente é dada na figura 5.6.


As figuras 5.7 e 5.8 demonstram como o HP7340 pode ser configurado para funcionar como uma porta de saida hexadecimal de 2 dígitos ou uma porta octal de 3 dígitos. Não é necessário um latch de 8 bits porque o componente já possui um. Os HP7340s podem ser ligados à via de daños tão simplesmente como qualquer outra porta de saída paralela, e são carregados a partir de um decodificador de chip-select, descrito anteriormente na seção de decodificação de E/S.

Para utilização do monitor software são necessános 6 displays hexadecimais (separados em 3 displays de byte). Três bytes são necessários para mostrar um determinado endereço H e L (alto e baixo) e o dado contido nesta posição. Os 6 displays hexadecimais devem ter as seguintes decodificações de carga.

Porta de salda #	Sinal Lógico	Parametro mostrado	CI #
5	DS5WR	Campo de endereço do MSD	30, 31
6	DS6WR	Campo de endereço do LSD	28, 29
7	DS7WR	Campo de dado	26, 27

MSD - Most Significant Digit (Digito mais significativo)

LSD - Least Significant Digit (Dígito menos significativo)



b)	CÓDISO D	E ENTRADA	P	ROI	BR/	AM.	A D	AS	125	23	DISPLAY DE 7 SEGMENTOS
67	DC	A E	Di	Dé	D5	D4	Da	Da	Di	Do	
	0 0	0 0	0	1	1	1	0	1	1	1	0
	0 0	0 1	0	1	0	0	0	D	0	1	1
	0 0	1 0	0	1	1	0	1	1	1	0	2
	0.0	1 1	0	1	1	0	1	Ď.	1	1	3
	0 1	0 0	0	1	0	1	1	0	0	1	4
		0 1	0	0	1	1	1	0	1	1	5
	0 1	1 0	0	0	1	1	4	1	1	1	6
	0 1	1 1	0	1	1	0	0	0	0	1	7
	1 0	0 0	D.	1	1	1	1	1	1	3	8
	1 0	0 1	0	1	i	1	1	0	0	1.	9
	1 0	1 0	0.	1	1	1	1	1	0	1	A
	1 0	1.1	0	0	0	1	1	1	1	1	ь
	11	0 0	0	0	1	1	0	1	1	0	C
	11	0 1	0	1	a	0	1	1	1	1	d
	1 1	10	0	0	1	1	1	1	1	0	d E
	1.1	1 1	0	0	I	1	1	1	Q	0	F

Figura 5.5 Um método possível para um decodificados hexadecimal utilizando um LED de 7 agmentos standard. a) Este cucanto pode ser necessario para substituir um HP 7340.
 b) O programa para o 82823 (CI2).

Uma descrição mais completa de cada função do display é dada dentro da seção do monitor, e um esquemático completo mostrando como os 6 displays são ligados na vía de dados está ilustrado na figura 5.9.

5080-7340 LIGAÇÃO DOS PINOS




Figura 5.6 Posicionamento e funções dos pinos para o display HP7340. Displaya similares são produzidos pela Districto a Texas Instruments.




Figura 5,7 Display hexadecunal HP7340.





Figura 5.8 Display octal HP7340. O IIP5082-7300 pode ser substituido pelo HP508-7340 em aplicações de display octal. O HP7300 mostra somente números.





III. INTERFACE SERIAL

A capacidade de comunicação serial não é absolutamente necessária para fazer o PAZ funcionar, embora o monitor software descrito neste livro suporte uma interface serial.

Primeiro uma paiavra sobre o concerto antes dos detalhes de projeto. Por que o PAZ necessitaria de comunicação? Quando nós discutirmos a interface serial para cassete, você entenderá que existem mais vantagens do que aparenta no momento. Se expansões futuras estão em mente ou se já se possor periféricos comerciais, tais como um CRT ou impressora, saiba que basicamente suas interfaces são do tipo serial.

Enquanto que a conversação com outros computadores através de linhas telefónicas necessita de um enlace serial, em geral periféricos como ERTs e impressoras também "conversam" serialmente. Portanto, projetando se uma porta serial para colocar uma impressora, nós também obtemos a capacidade de conversar com outro computador.

Comunicação é simplesmente a transferência de informação de um dispositivo para outro. No caso de uma unidade CRT, o computador envis informação do caracter para a tela, enquanto o teclado permite ao usuario entrar com dados para o computador. No final de cada linha de comunicação deve haver um transmissor e um receptor. Em ambos os casos, a informação de atros entradas de ASCII provavelmente consistando de um código de 7 hits e, alguns casos, um bit de paridade para deteção de erro. Estes dados de 7 bits (ignorando o bit de paridade) aparecerão nas linhas de uma porta paralela. Estas 7 linhas mais uma referência de terra e um strobe (fembre-se que nos temos de avisar ao receptor quando o dado é válido) podem ser levadas até a entrada de um CRF. Mantendo as como uma linha exclusiva do computador para o CRT, queremos agora uma linha similar entre a saída do teclado e uma porta paralela de 8 bits do computador, isto requer outras 9 linhas. Para complicar um pouco mas, varios separar o terminal e o computador de aproximadamente de 300 a 400 pes, como deve acontecer em alguns sistemas comerciais. O resultado é que 400 pés de um cabo de 18 permas (17 se você combinar as referências de terra) custará mais que o terminal. Lembre-se também que saídas paralelas TTL não devem ser usadas pra alimentar linhas natiores do que 20 pés sem butifers/drivers especiais; de outra forma poderá ocorrer erros de dados.

A solução para este problema é usar uma comunicação serial ao invés de paraleia. O dado panalelo é convertido para serial, um bit de cada vez é enviado através de um par trançado de fios. Se para longas distâncias foi necessário buffers/drivers, memos serão necessários se usarmos a comunicação serial. Bits de atart a stop (início e fim), especialmente codificados, incluídos na transmissão serial, informam ao receptor que um dado válido está sendo onviado; para o exemplo acima, somente dois pares de fios para lazer a indesigão (tipo full-duplex); veja figura 5,10. No modo "half-duplex" isto pode ser reduzido a um unico par trançado, mas a sincronização da linha de comunicação é mais complicada. Todo referência à transmissão serial que eu fixer estara limitado à operação fall-duplex.




Figura 5.10 Degrama de bloco de um onlace de comunicação RS-232C full ouples

Agora que já concordamos que a comunicação deve ser serial, como faremos a conversão de paralelo para serial? A resposta é um componente chamado UART (Universal Assynctronous Receiver/Transmitter). O Apêndice C7 fornece a especificação para o UART SMC COM2017 a qua) é equivalente em função à AY-5-1013A (General Instruments). Para minimizar os requisitos de fonte de alimentação um AY-3-1015 ou TR1602 (Western Digital) de somente +5V pode ser substituído como en tenho feito. A timos mudança de especificação é que o pino #2 não á mais ligado a -12V.

140

A estrutura interna do UART consiste de um transmissor paralelo para serial e um receptor serial para paralelo separados, prendendo-se apenas por pinos de programação comuns. Isto significa que as duas seções do UART podem ser usadas independentemente.

A transmissão de computador para o TRC é feita de forma assíncrona e apenas em uma direção. O computador do mesmo modo recebe dados diretamente do teclado através de uma linha dedicada. Assun que o computador é ligado, este dispositivo de entrada comunica-se por dados paralelos, após uma reconversão para paralelo no UART.

A transmissão de dados atual segue o formato serial assincrono flustrado na figura 5.11. Usando o teclado como um exemplo, quando aenhum dado está sendo transmitido, a linha de dados é colocada em um ponto de espeta (ou nível "1") de um strobe de tecla. O strobe de tecla apertada é um pulso positivo de 1 a 5 ms (este pode ser tão pequeno quanto 200 ns) indicando que uma tecla do teclado foi apertada, e que um código ASCII daquela tecla está pronto para transmissão. Este strobe de tecla apertada, o qual está ligado ao strobe de dados do UART, faz com que o dado ASCII seja carregado em um buffer de armazenamento paralelo e início o ciclo de transmissão do UART. A saída serial fará, então, uma transmissão de 1 para 0. Esta transição para 0 (start bit) permanece durante 1 período de clock e indica o começo de uma palavia transmitida serialmente. Após o start bit seguem os 8 bits de dados, cada um com um período de 1 clock. No final dos bits de nados, o UART envía os bits de paridade e stop pura indicar o tim da transmissão. Se outra tecla é apertada, o processo se repete.



Figura 5.11 Um byte de dado como este é transmitico no formato seria assingiono.

No término da recepção, o UART fica monitorando continuamente a linha de entrada serial até encontrar um bit de start. Isto ocorrendo, os 8 bits de dados são colocados em um registro e a paridade é verificada. Concluída a entrada serial, ama saída significando dado disponível é ativada pelo UART e pode ser usada como uma entrada de strobe para o computador. O UART mão aceitará entradas seriais adicionais a monos que o fiag de dado disponível seja ativada. A transmissão pode incluir ou excluir paridade, pode ser 1 ou 2 bits de stop, e o dado pode ser em palavras de 5 a 8 bira. Estas opções podem ser selecionadas através de putos.

Pino #	Nome	Símbolo	Função
y	Fonte de Alimentação V _{CC}	Vec	Alimentação de + 5V.
2	Fonte de Alimentação V_{GG}	V _G O	Alimentação de 12V (não conectada no AY-3-1015).
3	Torra	GND	Terra
4	Habilita Recebimento de Dados	RDE	Um nivel lógico "0" na linha de habilitação do receptor coloca o dado recebido na linha de saída.
5 1 12	Dades recebidos	RD8 à RD1	Estas são as oito linhas de saída de dados. Os caracteres recebidos são justificados à direita. O hit menos significativo sempre aparece em RD1. Estas linhas têm saídas de três estados.
13	Enu de paridade	PE	Esta linha vai a I se a paridade do caracter recebido não corresponder com a paridade selecionada.
14	Erro de tamanho (Framing)	FE	Esta linha vai a 1 se o caracter recebido previamente não tiver bit de parada.

15	Sobreposição (Over-run)	OR	Esta linha vai a 1 se o caracter recebido previamente não tiver sido lido antes da chegada do nono caracter.
16	Palavras de status	SWE	Um zero nesta linha coloca os bits de status (PE, FE, OR, DAV, TBMT) nas linhas de saída.
17	Clock de recepção	RCP	Esta linha deve ter como entrada um clock cuja frequência seja 16 vezes a razão de recebimento dos caracteres.
18	Rearme dos dados	RDAV	Um nível lógico haixo nesta linha limpa a linha de (DAV) dado disponível.
19	Dudo disponível	DAV	Esta linha vai a 1 quando um caracter por completo houver sido recebido e transferido para o registrador de recepção.
20	Entrada serial	ST	Esta linha recebe os hits em série. Uma transição da MARCA (n/vel 1) para ESPAÇO (n/vel 0) é necessário para que se inicie a recepção dos dados.
21	Rearme externo	XR	Limpa os registradores de deslocamento. Liga SO, EOC e TMBT para o nível "1". Desliga DAV e os indicadores de erro para o nível "0". Limpa o buffer de entrada. Deve estar ligado ao nível lógico "0" quando não estiver em uso.
22	Buffer de transmissão vazio (TBMT)	TMBT	O indicador de buffer de transmissão vazio vai a 1 quando o registrador dos dados de transmissão está pronto para ser carregado com um novo caracter.
23	Pulso de dados (Data strobe)	DS	Um pulso nesta linha faz com que os dados presentes nas linhas de dados sejam guardados no registrador interno. O início da transmissão destes dados é feito pela subida de DS.
24	Fim de caracter	EOC	Esta linha vai a l a cada vez que um caracter é enviado completamente. Ela permanece neste nível até o próximo caracter começar a ser transmitido.
25	Safdu seriul	SO	Esta linha frá transmitir os bits scrialmente. Permanece no nível 1 quando o caracter não está sendo transmitido.
26 n 33	Entrada de dados	BDI a BD8	Existem oito linhas para entrada de dados.
34	Pulso de controle	CS	Um nível lógico i nesta linha faz com que os bits de controle sejam armazenados (EPS, NB1, NB2, TSB, NP). Esta línha pode ser pulsada ou ligada diretamente ao nível lógico I.
35	Não há paridade	NP	Um nível lógico i nesta linha elimina o hit de paridade do caracter transmitido e do recebido. O bit de parada segue imediatamente o último bit de dados. Se não for usada esta linha deve ser ligado ao nível zero.
36	Número de bits de parada	TSB	Esta linha seleciona o número de bits de parada, um ou dois, que serão incorporados ao caracter quando da sua transmissão. Um nível lógico zero insere 2 bits de parada enquanto um nível lógico 1 insere um bit de parada.
37	Número de bits	NB2	Estas duas linhas serão decodificadas internamente

142

38	por carecter	NBI	para selecio caracter.	onar os seguinte	s números de bits por
			NB2	NB1	BITS/CARACTER
			0 0 1 1	0 1 0 1	5 6 7 8
39	Seleção de paridade par/impar	EPS	pazidade a na recepção	ser usado tanto Um nível lógo	o seleciona o tipo de o na transmissão como ico "0" insere paridade 1" insere paridade par.
40	Clock de transmissão	TCP			ck cuja frequência seja se deseja transmitir os

A configuração final da interface é mostrada na figura 5.12. Como o LART é um componente de três estados, ele pode ser ligado diretamente à barra de dados. Os dados são escritos ou lidos como qualquer porta de E/S. Para o computados o UART se apresenta como uma porta de saída e duas de entrada que são: dados transmitidos, dados recebidos e status. Como todas as manipulações de dados, as transferências de dados são sincronizadas através dos pulsos de decodificação. Abaixo mostramos os endereços usados no PAZ para o UART.

Porta #	Linha Lógica	Sinal
02 ENTRADA	DS2RD	LÉ DADOS
03 ENTRADA	DS36D	LÉ STATUS
02 ENTRADA	DS2WR	ESCREVE DADOS

Veremos em primeiro lugar a parte de hardware da interface serial. Quando o UART esta ligado da maneira apresentada, não existe outra maneira de se opera-lo a não ser por software. Existem duas considerações a serem vistas velocidade de transmissão e náve; do sinal de transmissão. A velocidade de transmissão é comumente chamada hits por segundo. Lenha sempre em mente que são enviados geralmente 11 bits, oito de dados, I de paridade e 2 de parada. Existem ja padronizadas algumas frequencias de transmissão que são mostradas a seguir.

110 bps 190 bps 300 bps 600 bps 1200 bps 2400 bps 4800 bps 9600 bps

Usando-se um CI gerador de frequência è uma chave selecionadora mostrado na figura 5.12, o PAZ pode funcionar em qualquer uma destas trequências. Em operação normal a maioria dos teletipos funcionam a 110 bps, impressoras como DECwriter II funcionam a 330 bps, MODEMs acústicos para telefone a 300 e terminais de vídeo de 1200 à 19200 bps. Como voçê pode ver, em teoria podemos nos comunicar com eles

A razão de transmissaci é apenas uma parte dos prê-requisitos da comunicação. Um computador pode ser feito todo usando-se nível TTL, mas uma interface pode ter nível CMOS (15V). Por isso é necessário ter-se um padrão de tensão para comunicação. O mais amplamente aceito e geralmente usado é o padrão EIA RS 232-C.

Embora níveis TTL possam ser usados para comunicação, eles não são adequados para sinais que tenham de percorrer mais de 3 a 6 metros. O problema se apresenta pelo fato que apenas 2V separam a lógica "1" a "0" e não por velocidade ou capacidade de corrente. Com apenas 2V de imunidade a ruído, a comunicação estaria sujeita á interferência de motores e chaves.





Figura 5.12 Configuração final da intertace serial.

Uma comissão industrial estabeleceu um padrão para resolver este problema. Este padrão não se refere apenas aos níveis lógicos, mas também ao tipo de conector, impedância de carga etc.

Os níveis de sinal do RS 232-C vão de -3V a -15V para representar o nível lógico de 1 a +3V a +15V para representar o nível lógico zero. A região de -3V à +3V é a região de imunidade a ruido.

O computador PAZ básico precisa de +12V, +5V e -12V (-5V é necessário para EPROM e é conseguido da fonte de -12V). Podemos usar a fonte positiva e negativa para gerar os níveis de tensão RS 232-C de uma infinidade de maneiras. A figura 5.13 mostra algumas delas.



PINAGEM DO MC1488




Figura 5.13 Circuitos conversores de nível TTL para RS-232C




Figura 5.14 Circuitos conversores de nível RS-232C para TIL.

IV. INTERFACE PARA CASSETE

Com o teclado e o mostrador um operador será capaz de escrever alguns programas, mas, se eles não forem transferidos para um componente só de leitura, (por exemplo, memória do tipo ROM) estes dados serão perdidos quando o equipamento for desligado. Naturalmente o computador pode ser deixado ligado constantemente. Mas o que aconteceria se você quisesse desenvolver um outro programs que ocupasse a mesma posição de memória? A melhor solução seria ter um meio que armazenasse temporariamente uma grande quantidade de danos.

Em computadores grandes isto a conseguido através de discos e fitas magnéticas. Mas estes equipamentos são muito caros para o hobista, uma alternativa mais barata é o uso de casseres de audio como sistema de armazenamento.

Em geral uma interface de armazenamento em cassete consiste basicamente de três partes: um transmissor/receptor serial; um circuito que converte o sinal TTL serial em um sinal compatível com o cassete de audio, e um programa de aplicação que escreva e leia do cassete. A configuração básica é mostrada na ligura 5.15.




Figura 5.15 Diagrama em bloco de um sistema de armazemamento em caserte.

O transmissor/receptor serial é nada mais nada menos que um UART (transmissor receptor assinciono Universal).
Com os conversores MC1488 e 89 ligados às suas linhas seriais ele se comunica via RS-232C. Entretanto se você acopla uma interface para cassete a estas linhas, ele pode se duplicar como um elemento de armazenamento. Um benefício adicional é que os dados gerados serialmente pelo UART oferecerão alguma compatibilidade entre sistemas de computação pessoal.

A saída do UART é em nível TTL Mesmo com os drivers RS-232C a saída lógica é ainda um nível CC. Como gravadores de audio não podem gravar CC, a saída do UART deve ser convertida de alguma forma. A solução é FSK (Frequency Shift Keying — Deslocamento de Frequência). A saída TTL do UART é convertida em tons de audio. Uma frequência representa o nível lógico 0 e uma outra o nível lógico 1.

A figura 5.16 mostra um circuito que produzirá uma frequencia. Uma frequencia de 4800 Hz é derivada do MC14411 que é o gerador de razão de dados já instalado. O Cl 2A e 2B funcionam como divisores programáveis. Com um nivel TTL de 1 na entrada do Cl 2, este divide por 2 os 4800 Hz, dando uma saída de 2400 Hz. Quando o nível lógico é mudado para 0, ele divide por 4, produzindo uma saída de 1200 Hz. As frequências FSK são geradas a uma razão da saída serial de 300 hits por segundo, e são conectadas diretamente ao gravador através do microfone ou da entrada auxiliar. Estas frequências e a razão de dados são geralmente referidas como Padrão de Kansas City.

Para se obter de volta os tons que foram gravados na fita requer-se um circuito como o da figura 5.17. Em geral este circuito consiste de um par de filtros passa banda e um comparador de tensão. O gravador é colocado para um nível de saída de aproximadamente I VOLT pico a pico. Este nível não é crítico porque o sinal é amplificado e limitado




Figura 5.16 Sauda serial de 300 bps para um gravador de audio.

quando du sua pussagem pelo CI I. Os CIs 2 e 3 são filtros passa banda com frequência central de 2400 Hz e 1200 Hz respectivamente. A saída do CI I entra em ambos, mas só deverá passar por um. O CI-4 compara as saídas dos dois filtros e gera um nível lógico "I" TTL quando um Ton de 2400 Hz é recebido, e um nível lógico "O" TTL com um Ton de 1200 Hz. O ajuste da interfase será explicado mais tarde.

A escolha das frequências FSK não é feita por acaso. Elas são uma função do receptor e da largura de faixa do gravador. A matoria dos gravadores têm uma resposta de frequência em volta de 9 KHz. Gravadores mais baratos podem ter de 5 a 6 KHz, É perigoso tentar se gravar Tons acima deste limite. Leva algum tempo para que o receptor reconheça uma frequência em particular. O circuito da figura 5.17 leva de 2 a 3 ciclos para responder. Isto significa que em 1200 Hz serão necessários 3 ciclos.

Se considerarmos o pior caso, o de mandarmos so zeros, a razão de transmissão será mais lenta do que 400 bps. A razão de transferência de dados padrão mais perto deste valor é 300 bps. Esta interface foi testada a 600 bps, mas necessita-se de um alinhamento muito preciso para poder alcançar velocidades maiores.

Um ponto final a considerar é o software que irá exercitar o hardware. O monitor do PAZ não suporta uma interface de cassete diretamente. Até que você escreva o programa do cassete em uma EPROM, você terá de entrar na mão com um pequeno programa de carga.

Para les o K7 a lógica do programa segue o fluxo mostrado na figura 5.18.

Primeiro um ponteiro é colocado nos registros H. L. para designar onde os dados lidos do K7 serão armazenados.

Em seguida, utilizando-se a rotina de comunicação serial do monitor do PAZ, nos simplesmente chamamos "SERIAL IN" a qual retorna com um byte do UART. Este byte é, então, guardado na memória e HL é decrementado e comparado com um endereço de parada já determinado. Se não for igual, todo o processo será repetido.

Para escrever no K7 o processo é o mesmo e o fluxo é mostrado na figura 5.19. Outra voz um ponteiro é colocado no início e no fim da área de memória que se quer salvar, logo a rotina de "SERIAL OUT" é chamada monitor, a qual envia para o K7 o byte desejado. Finalmente o ponteiro é decrementado e comparado com o endereço final para ver se chegou ao fim da transmissão.

Essas rotinas são relativamente fáceis de se escrever e poderão ser colocadas nos endereços vazios da EPROM do monitor. Seja qual for o caso você sentirá a versatilidade e a capacidade que uma simples interface de K7 adiciona a seu sistema.

SINTONIA DA INTERFACE DE K7

Para testar a interface do K7 é necessário primeiro construir o circuito da figura 5.16. Use um frequencimetro para saber se a entrada do C1 1 pino 5 é 4800 Hz.




Figura 5.17 Receptor para gravador de áudios de 100 hps




Figura 5.18 Flaxograma de leitura do K7.

Figura 5.19 Pluxograma de escrita do K7.

Sem estar com o UART no lugar a frequência no pino 1 do CI 2b deve ser de 2400 Hz. Aterrando o pino 1 do CI 2b, a saída deve mudar para 1200 Hz. Em ambos os casos, as tensões de 1V e 0,1 devem aparecer na entrada auxiliar e do microfone respectivamente.

O receptor usa estas frequências geradas para que façamos seu ajuste. Com a saída om 2400 Hz faça uma ligação da saída da interface para a entrada do receptor (figura 5.17). Usando um osciloscópio verifique que a forma de onda no pino 6 do Ci 1 é uma onda quadrada de 2400 Hz.

Agora com o osciloscópio no pino 6 do CI 2 ajuste R1 para que a tensão neste ponto seja máxima. Colocando a ponta do osciloscópio no pino 6 do CI 3 e mudando a frequência para 1200 Hz repita o procedimento ajustando R2.

O potenciómetro R3 ajusta o ponto no qual o comparador chaveía entre os níveis lógicos quando da mudança de frequência. A maneira certa de se ajustar é usando um gerador de função na entrada e colocando R3 para chavear exatamente em 1800 Hz. O resultado deve ser um nível lógico limpo quando da mudança das frequências de entrada entre 1200 Hz e 2400 Hz.

O ajuste do comparador não é crítico,

CAPITULO 6

O SOFTWARE DO MONITOR

A função de um sistema operacional é prover o programador com um conjunto de ferramentas para ajudá-lo a desenvolver, depurar e executar um programa. Em geral o sistema operacional ajuda o programador a controlar os recursos do computador, e a eliminar seu envolvimento com as manipulações repetitivas dos cédigos de máquina. Sistemas operacionais abrangem um largo espectro de complexidade. Sistemas pequenos, por exemplo, provém do programador uma maneira rudimentar de escrever e les dados da membra; em sistemas grandes, por outro lado, pode-se temanejar dinumicamente posições de membria e peritêncos.

Sistemas grandes alocam recursos do computador para mais de um usnário em multiprogramação, multitarefa ou partição de tempo. Um sistema desta grandeza ultrapassa a capacidade do computador descrito neste livro. Sendo este o caso, qual seria o sistema operacional ideal para o PAZ? Como visto anteriormente, o objetivo de um sistema operacional é controlar os recursos do computador. O computador PAZ descrito nos capítulos anteriores contem os seguintes recursos:

- Microprocessador Z80
- 1204 bytes de memória EPROM
- 1024 bytes de memória programável (2048 opcional)
- Teclado de 19 teclas
- Mostrador de dudos de dois caractores
- Mostrador de endereços de qualto curacteres
- E/S serial (UART)

O sistema operacional deve prover acesso a esses recursos e dar ao asuário uma maneira de maneja-los durante a execução de programas. O sistema operacional projetado para o PAZ incluirá as seguintes facilidades e fonções:

- Partida fria
- Partida quente
- Mostrar e trocar o conteúdo da memória
- Mostrar e trocar o conteúdo dos registradores
- Executar (começar a execução de um programa em um ponto determinado)
- Entrada e saída serial

Cada um será explicado em detalhes com relação às suas funções e implementação do programa.

1. Funções do Sistema Operacional

Operação de partida fria

O sistema operacional deve estar pronto imediatamente após o equipamento ser ligado. No passado, alguns sistemas proviam esta capacidade armazenando em ROM uma pequena rotina de carga (BOOTSTRAP). Esta rotina de carga era, então, usada para carregar o sistema operacional na memória, através de um outro periférico, como, por exemplo, de uma leitora de fita de papel ou de um K7. O avanço da tecnologia eliminou este passo. O sistema operacional do seu computador reside permanentemente em EPROM, e está pronto para ser executado assim que o equipamento é ligado ou o botão de RESET é apertado. Ao se apertar o botão de RESET coloca-se o PC (contador de programa) do 280 com zero.

Com o próximo ciclo de máquina o processador começa a execução da instrução localizada em 00₁₆ na memória. O sixtema operacional do Z80 começa a execução das instruções. Esta série particular de instruções de programa constituem a "partida fria", que estabelece as condições iniciais para o sistema operacional.

O sistema operacional micializa, então, o apontador da pilha (SP) para uma área na memória programável para manter as operações com a pilha. Esta pilha é necessária para a execução das instruções de RESTART e CALL. Se não inicializarmos a pilha antes da execução de uma instrução CALL ou RESTART, os efeitos da execução seriam imprevisíveis. Neste sistema operacional o apontador da pilha é colocado para o endereço 07C4₁₆ da memória.

Operação de partida quente

Depois da inicialização do SP, o sistema operacional entra no módulo de reconhecimento de comando. Antes de discutirmos esta função do sistema operacional, algumas outras funções devem ser explicadas. O Z80 oferece so usuário oito instruções de RESTART vetoradas (veja o capítulo 3 para a descrição das instruções). Por exemplo, a execução de um RST 08₁₆ faz com que o PC seja armazenado na pilha e a execução do programa começará no emétreço 08₁₆.

As instruções de RESTART a seguir são obtidas do sistema operacional.

RST 10₁₆ RST 18₁₆ RST 20₁₆ RST 28₁₆ RST 30₁₄ RST 38₁₆

A execução de qualquer uma dessas instruções faz com que o sistema operacional pule para uma posição da memória programável. Nesta posição o usuário executa uma instrução de pulo (TUMP) para vetoras o computados para uma nova posição.

Os RST 0016 e RST 0816 foram reservados pelo sistema operacional para funções especiais e não farão um JUMP para uma posição da memória programável. Estas duas instruções de RST podem ser usadas na depuração de programas. O RST 0016 farã a mesma função que o botão de RESET A execução de um RST 0016 pelo Z80 resulta em uma "partida quente". Este módulo salva os dados existentes nos registradores na "área salva de registradores" localizada na memória programável (veja a fista do sistema operacional no apêndice D). O módulo irá titar também da pilha o endereço de retorno do usuário e salvá-lo na área salva de registradores. O sistema operacional então entra no modo de reconhecimento de comando para esperar pelo próximo comando. O uso desta facilidade permite ao programador salvar os registros, o apontador, os flags e o contador de programa, antes de úsar qualquer facilidade de depuração do sistema operacional. Uma descrição detalhada do módulo "partida quente" é dado na seção II.2 deste capítulo.

Desenvolvimento do programa e rotinas de depuração

As rotinas de partida fina e partida quente seguem a sequência de comandos de entrada. Com estas rotinas de comando o programador é capaz de examinar e trocar dados na memória ou registradores, e de iniciar a execução em uma posição específica do programa na memória. Na entrada do módulo de comando de entrada, o sistema operacional mostra "FFFF" na seção de endereçamento, e "FF" na seção de dados do mostrador hexadecimal. O

usuário então implementa uma das três funções de comando apertando a tecla de SHIFT e as teclas "0", "1" ou "2". Um "SHIFT 0" (as teclas SHIFT e 0 apertados simultaneamente) diz ao sistema operacional para entrar no modo de mostrar e trocar os dados da memória, o "SHIFT 1" entra no modo de mostrar e trocar os dados dos registradores, e um "SHIFT 2" entra no modo de execução.

Amostragem e troca da memória

A função de mostrar e trocar os dados da memória permite ao usuario examinar o conteúdo tanto da EPROM como da RAM. Durante a operação o endereço e o conteúdo são mostrados respectivamente nos mostradores. Esta função é iniciada executando-se um "SHIF1 0" quando o sistema está no modo de reconhecimento de comando (mostrador de endereço – FFFF e mostrador de dados = FF). Por este tempo, o sistema operacional está esperando, pelo usuário, para entrar um endereço de um a quatro digitos hexadecimal pelo teciado; estes dígitos entram sequencialmente. Se entram mais de quatro digitos somente os ultimos quatro dígitos (mostrados no mostrador) serão usados como endereço. A entrada desse endereço é realizada ao se pressionar a tecia de "NEXT". Isto faz com que o conteúdo deste endereço apareça nos dígitos de dados. Se o usuário quiser mostrar o conteúdo dos endereços subsequentes, ele precisara somente continuar a apertar a tecia de "NEXT". Se o usuário quiser trocar o conteúdo de uma posição de memoria mostrada, ele poderá entrar um novo dado apertando um valor de duas posições antes de apertar a tecia de "NEXT". Este valor é então, carregado na memória quando a tecla de "NEXT" for apertada. Apertando a tecla de "NEXT" continua a amostragem seqüencial dos endereços e dados.

O término desta função é conseguido apertando-se as teclas de "RESET" ou "EXEC". O controle então retorna á parte do sistema operacional de reconhecimento de comando.

Exemplo de amostragem da memória

Endereço	Dado
FFFF	FF
0000	FF
0001	FF
001A	FF
OLAF	FF
OIAF	01
01B0	1C
FFFF	FF
	0000 0001 001A 01AF 01AF 01B0

Exemplo de troca do conteúdo da memória

Tech	Endereço	Dado
	FEFF	FF
"SHIFT O"	0000	FF
4	0004	FF
0	0040	FF
0	0400	FF
"NEXT"	0400	01
2	0400	02
1	0400	21
"NEXT"	0401	0.5
6	0401	06
A "EXEC"	0401	6A
ultados serão:	Endereço	Dado
	0400	21
	0401	6A

Os rest

Amostragem e troca do conteúdo dos registradores

A função de mostrar e trocar o conteúdo dos registradores permite ao usuário examinar e trocar os conteúdos dos registradores, salvos do Z80. Isto é conseguido executando-se um RST 1 (partida quente) durante a execução de um programa. Durante a execução dessa função, o conteúdo dos registradores são mostrados no mostrador de endereços. Os registradores de 8 bits nos dois dígitos mais baixos do mostrador de endereços e os dois dígitos mais altos serão preenchidos com zeros. Um codigo que indica qual o registro que está sendo mostrado aparece nos dígitos de dados. A tabela 6.1 descreve os códigos dados aos registradores, bem como as teclas que iniciam uma amostragem particular dos registros.

Código (Mostrado no mostrador de dados)	Registrador Z80 (Mostrado no mostrador de endereço)	Tecla
02	IX	2
03	IY	
04	SP	4
05	PC	5
06	1	6
07	R	3 4 5 6 7
08	L	8
09	H	9
0A	A	A
08	B	В
OC	C	C
0D	D	D
0E	E	E
OF	F	F
40	L.	"SHIFT O"
41	H'	"SHIFT 1"
42	A*	"SHIFT 2"
43	B.	"SHIFT 3"
44	C,	"SHIFT 4"
45	D'	"SHIFT 5"
46	E'	"SHIFT 6"
47	F'	"SHIFT 7"

Tabela 6.1 Código/Registro/Sequencia.

A função de mostrar e trocar os conteúdos dos registradores é iniciada apertando-se "SHIFT 1" quando o sistema está no modo de reconhecimento de comando.

Nesta hora o sistema operacional está esperando que se enfre com um digito correspondente ao código do registrador. Se mais de um digito for apertado, somente o último será considerado quando a tecla "NEXT" for apertada. Para a amostragem dos registros subsequentes basta pressionar a tecla "NEXT".

Para os registradores de 15 bits os últimos 4 dígitos apertados é que serão aceitos, no caso dos registros de 8 bits os últimos dois. O usuario termina esta função apertando a recla de "EXEC". O controle volta ao sistema operacional no modo de reconhecimiento de comando.

Execução ("EXEC")

A função de execução (EXEC) permite ao usuário trocar o conteúdo do PC (contador do programa) para que o Z80 execute as instruções que estão a partir de um endereço selectionado pelo usuário. A função EXEC é iniciada apertando-se "SHIFT 2" quando o sistema está no modo de reconhecimento de comando. Agora o usuário deve entrar com um endereço de um a quatro dígitos. A execução começa quando a tecla de NEXT ou EXEC é apertada, isto faz com que os registros do Z80 sejam guardados na área salva de registros (veja apêndice D) e a execução comece no endereço especificado pelo usuário.

Exemplo de amostragem do conteúdo de um registro

Tecla	Mostrador de dado (Registrador)	Mostrador de endereço (Conteúdo do registrador)
	FF	FFFF
"SHIFT 1"	00	FFFF
A	0A	FFFF
"NEXT"	0A	005C
"NEXT"	-DB	0063
"RESET"	FF	FFFF

Exemplo de troca do conteúdo de um registro

Tech	Mostrador de dado (Código do registrador)	Mostrador de endereço (Conteŭdo do registrador)
"SHIFT 1" 5 "NEXT" 4 2 C "NEXT"	FF 00 05 05 05 05 05 05	FFFF FFFF FFFF 043A 0004 0042 042C 00FF
"NEXT" "EXEC"	07	0003

Exemplo de "EXEC"

Tecla	Mostrador de Endereço	Mostrador de Dado
	FFFF	FF
"SHIFT 2"	0000	FF
1	0001 001A	FF
A C	DIAC	FF
F	1ACF	FF
"NEXT"		
an		
"EXEC"		

Rotinas de e/s serial

O computador PAZ inclui uma facilidade de E/S serial implementada com um UART. Esta interface permite a comunicação serial entre o computador e periféricos, tais como impressoras ou terminais de vídeo. Para ajudar o usuairio utilizar esta facilidade, o sistema operacional tem um módulo de diagnóstico para o UART, um módulo de entrada serial e um módulo de saída serial. Os módulos de entrada e saída são sub-rotinas que podem ser chamadas durante a execução de um programa.

Módulo de diagnóstico do UART

Este módulo prové um meio de se verificar a operação do UART. Para se usar esta facilidade o usuário deve primeiro ligar as linhas de saída e entrada serial juntas para que os dados enviados possam ser lidos pelo próprio UART. A sub-rotina de diagnóstico é iniciada usando-se a função EXEC. A execução começa em 032D16. Uma vez iniciado, o módulo de diagnóstico (UATST) envia dados para o UART e espera que o dado esteja à disposição. O status do UART é verificado para ver se não ocorreu alguma falha. Se ocorrer alguma falha o status do UART é então mostrado

nos dois dígitos mais baixos do mostrador de endereço (veja a tabela 6.2 para código de erros). Se não existirem erros, o dado é lido e mostrado nos dois dígitos do mostrador de dados. Uma comparação é feita entre o dado enviado e o recebido. Se os dois bytes forem iguais, o caracter enviado é incrementado e outro byte é enviado. O programa continua até que a tecla de RESET seja apertada ou até que um erro seja detectado. Se o dado enviado não for igual ao recebido, OF 16 será mostrado nos dois dígitos menos significativos do mostrador de endereços e o programa parará. A figura 6.1 mostra o fluxograma desta rotina.

Código mostrado	Erro
12 ₁₆ OI 13 ₁₆ OA ₁₆ OI OB ₁₆ O6 ₁₆ OI O7 ₁₆ OO OF ₁₆	Erro de Paridade Erro de Tamanho (Framing) Erro de Sobreposição (Overrun) Buffer de Transmissão não está vazio Caracter enviado ≠ Caracter recebido

Tabela 6,2 Códigos de erro do UART.




Figura 6.1 Fluxograma do módulo de diagnóstico.

Módulo de entrada serial

O módulo de entrada serial foi incluído para que o usuário pudesse ler dados serial de dispositivos externos. Para valer-se desta facilidade, o usuário deve alocar uma área de memória onde os dados recebidos serão guardados e designar o número de caracteres que serão recebidos. O endereço do buffer de entrada é armazenado no endereço 07F9₁₆ na memória (veja apêndice D), e o número de caracteres é guardado no endereço 07FD₁₆. A recepção da comunicação começa quando o módulo TTYINP for chamado.

Exemplo de iniciação da entrada serial

TTYINP	EQU 035Fin	Endereço do Módulo de Entrada
BUFFER	EQU 07F9 ₁₆	Endereço do Buffer de Entrada
NCHAR	EQU 80	Número de Caracteres a ser Recebido
TTYIBU	EQU 07F9.	Endereço do Sistema Operacional
TTYIC	EQU 07FD;	Endereço do Sistema Operacional
	LD HL, BUFFER	Inicializa Builer para o Sistema Operacional
	LD (TTYIBU), HL	
The had to be a second	CHAR Inicialia	za o Contador de Caracteres

LD (TTYIC), A

CALL TTYINP Chama a Rotina de Entr

CALL TTYINP Chama a Rotina de Entrada Serial do UART

O dado lido pelo módulo de entrada serial será guardado no buffer especificado pelo usuário até que a sequência seja terminada. Quando isto ocorrer, o controle retorna ao programa do usuário na próxima instrução. O término do processo de entrada pode ser afetado pelas seguintes condições:

- Erro de status
- Número de caracteres lidos igual ao múniero de caracteres determinados
- Recebimento de um caracter de comando (VOLTA DO CARRO) carriage return (ASCII 0D16)

Se um erro de status for detectado, o registro A (acumulador) será igual a 80₁₆, quando o controle retornar ao usuário. Se o término for devido ao preenchimento do buffer corretamente o registro A conterá o valor de 00₁₆. Entretanto se o término for devido a um comando de retorno de carro, o registro A será igual ao número de caracteres que faltam para entrar. A figura 6.2 mostra o fluxo lógico do módulo TTYINP.

Módulo de saída serial

O módulo de saída serial é feito de maneira que o usuário seja facilitado no envio de dados para dispositivos externos. Para usar este módulo o operador designa um endereço para o buffer de saída de dados e o número de caracteres a serem transmitidos. O endereço do buffer de saída deve ser armazenado em 07FB₁₆ na memória (veja o apéndice D) e o número de caracteres a serem enviados deve ser guardado no endereço 07FE₁₆. A transmissão dos dados começa quando a rotina TTYOUT for chamada.

Exemplo de sotina de saída de dados

TTYOUT	EQU 039Ese	Endereço do módulo de saída
BUFFER	EQU 07FB ₁₈	Endereço do buffer de saída
NCHAR	EQU 35	Número de caracteres a ser transmitido
	EQU 07FB ₁₆ EQU 07FE ₁₈	Endereço do sistema operacional
1,000	LD HL, BUFFER LD (TTYOBF), HL	Endereço do buffer para o sistema operacional
	LD A, NCHAR CALL TTYOUT	Contador de caracter para o sistema operacional Charna a rotina de saída serial

O controle retornará ao usuário quando:

- O buffer de saida estiver vazio
- O huffer de transmissão não estiver à disposição, indicando um erro.




Figura 6.2. Flusograma do módulo de entrada serial.

Se ocorrer um término normal, o registrador A conterá 00₁₈ quando o controle retornar ao usuário. Entretanto, se ocorrer um término prematuro, o registro A conterá 01₁₈. A figura 6.3 mostra o fluxo lógico do módulo de saída.

Descrição do módulo do sistema operacional

II.1. Módulo de partida quente

O módulo de partida quente (WARM1) é responsável por salvar todos os registradores do Z80, na área de salva de registros localizada na porção reservada da memória programável. Ao entrar no módulo, os registros A, H e L serão salvas para que o módulo possa usar esses registros quando da sua execução. O próximo passo é salvar o PC do usuário que está na pilha e coloçá-lo em uma posição de memória.

O par de registradores AF é colocado na pilha e depois removido para o par de registros HL. Isto faz com que o registro de FLAG possa ser colocado na área de salva de registros. O resto dos registradores são salvos na área de salva de registros. Ao completar esta tarefa o módulo retorna o comando ao módulo de reconhecimento de comando (veja o apendice D para maiores detalhes). A figura 6.4 mostra o fluxograma do módulo de partida quente.




Figura 6.4 Fluxograma do módulo de partida quente (WARM1).

II.2. Módulo de reconhecimento de comando

O módulo de reconhecimento de comando (WARM2) é executado depois da finalização de uma sequencia de partida fria.

Quando imiciado, o módulo limpa o buffer de entrada do teclado e os flags do teclado, listo remove a ambiguidade para operações futuras. O módulo coloca no mostrador os dados em FF e o endereço em FFFF. Ao terminar, o módulo entra na sub-roma de KFYIN para pegar um caracter do teclado. Qualquer caracter é testado para ver se corresponde a uma das três funções. Se for verdadeiro, o controle será transferido para a função, se não, o caracter sera ignorado e o módulo esperará por outro. A figura 6.5 mostra o fluxograma deste módulo.




Figura 6.5 Fluxograma do módulo de reconhecimento de comando.

11.3. Môdulo de RESTART (Reinício)

O módulo de restart (RESTRT) pega o valor armazenado na área salva da memória programável; logo restaura os registros de 8 e 16 bits do usuário antes de retornar o controle para a posição especificada pela área salva do PC. Este procedimento restaura os registros alterados, e depois os registros de trabalho. Em qualquer caso, os registros

de flag são restaurados pela retirada do dado da pilha e colocado, então, no registro F. A fum de sau para o endereço de restart do usuáno, o PC saivo é colocado na pilha e um "RET" (instrução de retorno) é executado (veja apêndice D para detalhes adicionais). A figura 6.6 mostra o fluxo lógico do módulo de RESTART.

II.4. Módulo de entrada de tectado

O módulo de entrada de teclado (KEYIN) fornece a interface primária entre o computador e o usuário, bucialmente, este começa a ler o dado a partir da porta de entrada do teclado; ficando em um loop, verificando o MSB (bit mais significativo) do dado. O MSB é o strobe de tecla apertada. Quando este vai para um nível fógico um, os sete LSBs (bits menos significativos) da porta de entrada do teclado são guardados como caracter de entrada desejado. O módulo, então, retorna ao programa do usuário com o caracter do teclado no acumulador (veja apêndice D para detalhes adicionais). A figura 6.7 mostra o fluxo lógico do módulo de entrada do teclado.





Figura 6.6 Fluxograma do módulo de restart (RESTRT).

Figura 6.7 Finxograma do módulo de entrada do teclado.

II.5. Mòdulo de entrada de um caracter

A função deste módulo (ONECAR) e dar entrada a um ou mais caracteres do teclado. Este módulo também indica o último caracter e se este foi acompanhado por uma tecla "NEXT" ou "EXEC".

No início, o buffer de entrada e os flags do teclado são limpos. (O mostrador de dados pode ou não ser limpo dependendo das necessidades do módulo chamado.) Em módulo espera por um caracter de entrada a ser passado. Quando este recebe um caracter, verifica se este é um "NEXT", "EXEC", ou um dado válido. No evento de entrada ser um "NEXT" ou "EXEC", o flag de teclado apropriado é ligado de acordo com o flag de não dados e o controle retorna para o usuário (veja figura 6.8).

Se um caracter de dado uno válido é recebido, um módulo é remiciado. Na recepção de um dado válido, o dado é armazenado em um buffer de entrada de I byte, e o módulo espera pelo próximo caracter de entrada. Este caracter é processado de maneira similar ao já descrito com a seguinte exceção, no evento do caracter de entrada ser um "NEXT" ou "EXEC", somente o flag apropriado é ligado antes de retornar o controle para o usuário (veja apândice D para detalhes adicionais). A figura 6.9 mostra o fuxo lógico do módulo de entrada de um caracter.




Figura 6.8 Configuração dos ilago do tectudo.

II.6. Módulo de entrada de dois caracteres

A lunção deste módulo (TWOCAR) é dar entrada a um ou mais extacteres do recladó é transferir para o usuário os últimos dois caracteres quando uma recla "NEXT" ou "EXEC" for apertada. O módulo também notífica ao usuário o tipo da terminação que tornou posição.

Na entrada, o butter de entrada e os flags de entrada são limpos. (O display de dados pode ser ou aso limpo dependendo da necessidade do medulo chamado.) Este médulo chama o módulo de entrada para obter seus dados de entrada. O primeiro caracter é venificado para determinar se este é um "NEXT" ou "EXEC", o flag de teclado apropriado é ligado de aconto cum o flag de não dados: e o controle retorna para o asuário (veja figura 6.8). Se um dado não valido é recebido, o módulo é telouciado.

A recepção de um dado válido fará com que o medulo formate o dado como um valor de dois dígitos no buffer de entrada do teclado. Então o controle retorna para o usuário com o flag ligado apropriado (voja apendice D para detalhes adicionais). A figura 6.10 mostra o fluxo lógico do modulo de entrada de dois caracteres.

II.7 Módulo de entrada em quatro caracteres

A função deste módulo (FORCAR) é dar entrada a um ou mais caracteres do teclado e transferir para o usuário os últimos quatro caracteres quando uma tecla "NEXI" ou "EXEC" é apertada. No evento de entrada de menos do que quatro caracteres, os digitos de maior ordem serão colocados em zero. O módulo também notifica ao usuário através dos flags de teclado (veja figura 6.8).

A operação deste módulo é muito similar ao do módulo de entrada de dois caracteres. A principal diferença recai na forma na qual o novo dado (entrada do teclado) é unido com o dado de entrada anterior do teclado (veja apendice D para detalhos acicionais). A figura 6 H mostra o fluxo lógico do módulo de entrada de quatro caracteres.




Figura 6.9 Fluxograma do módulo de entrada de um caracter (ONECAR).




Figura 6.10 Fluxograma do módulo de entrada de dois caracteres (TWOCAR).




Figura 6.11 Fluxograma do módulo de entrada de quatro caracteres (FORCAR).

11.8. Módulo de display de memória e reposição

A função de display de memória e reposição e um dos três maiores módulos do sistema operacional. Na entrada (veja módulo de reconhecumento de comando), este módulo (MEMORY) faz uma chamada ao FORCAR (módulo de entrada de quatro caracteres) para obter a base de endereço de memoria, na qual começará a mostrar os conteúdos da memória. Quando este retornar do FORCAR, os flags de teclado serão examinados para determinar se o flag de "EXEC" está ligado (= 1) Caso o flag de "EXEC" esteja ligado, o controle é transferido para o módulo de restart (RESTRT). Se o flag de "EXEC" não está ligado (= 0), o endereço e o conteúdo da memória são colodados nos displays apropriados. O TWOCAR (módulo de entrada de dois caracteres) é chamado para obter novo dado a partir da posição de memória mostrada.




Figura 6.12 Fluxograma do módulo de display de memoria e reposição (MEMORY).

Quando o controle retorna do TWOCAR, o módulo verifica o flag de "não dados". Se este flag está ligado (=1), o flag de "EXEC" é examinado, e se estiver ligado, o controle é transferido para o módulo de reconhecimento de comando (WARM2). Se, por outro lado, o flag de "EXEC" estiver desligado (=0), o endereço de memóna do usuário será incrementado, mostrado no display de endereço, e seu contrado será mostrado no display de dados.

Se, no retorno do TWOCAR, o flag de "não dados" tiver desligado (= 0), o novo dado será extraído do buffer de entrada do teclado e armazenado na posição de memória mostrada. Nesta hora, o módulo determina se a saída do TWOCAR foi através de uma diretiva "EXEC" ou "NEXT". No caso do flag de "EXEC" estar ligado (= 1), o controle é transférido para o módulo de reconhecimento de comando (WARM2). Se, entretanto, o flag estiver desligado (= 0), o endereço de memória do usuário será incrementado, mostrado no display de endereços, e seu conteúdo será mostrado no display de dados. Então o módulo de entrada de dois caracteres é chamado para obter a próxima diretiva para o módulo de display de memória o reposição (veja apêndice D para detalhes adicionais). A figura 6.12 mostra o fluxo lógico do módulo de display de memória e reposição.

11.9. Módulo de display de registro e reposição

O módulo de display de registro e reposição (REGIST) e um dos tres maiores módulos do sistema operacional. Este módulo chama o ONECAR (módulo de entrada de um caracter) para obter o código do registro de display inicial do usuário (veja tabela 6.1). No retorno do ONECAR, o flag de "EXEC" e verificado. Se este flag está ligado (=1), o controle é transferido para o módulo de reconhecimento de comando (WARM2). Se o flag de "EXEC" está desligado (=0), o índice do display do registro de base é calculado a partir do código do registro de display do usuário.

Nesta hora, o registro de index é verificado para ver se o registro requisitado é um registro de 8 ou 16 bits. Se o usuário requisita um registro de 16 bits, o código do registro é mostrado no display de dados, e o dado do registro requisitado é obtido da área de salva de registro e mostrado no display de endereços. O módulo então faz uma chamada ao FOREAR (módulo de entraña de quatro caracteres) para obter novo dado para o registro. No retorno, o flag de "não dados" é verificado. Se este flag está ligado e o flag do "EXEC" também está ligado, o controle é transferido para o RESTRT (módulo de reinício). Se os flags de "não dados" e "NEXI" estão ligados, o índice de registro do display é incrementado e mostrado no display de dados. O novo dado do registro é obtido da área de salva de registro e mostrado no display de endereços.

Se um registro de 8 bits foi solicitado, o código do registro (veja tabela 6.1) é mostrado no display de dados, e o dado é obtido da área de salva de registro e mostrado no display de endereços. Nesta hora, o módulo chama o TWOCAR para obter novo dado do registro mostrado. Quando o comtrole retorna do módulo de entrada de dois caracteres, o módulo determina o modo de execução através do exame dos fiaga do teclado. Se os flaga de "não dados" e "EXEC" estão ligados, o controle é transferido para o módulo de reconhecimento de comando (WARM2). Se os flaga de "não dados" e "NEXT" estão ligados, o registro de index é incrementado e o conteúdo do registro enviado para o display apropriado.

Se o flag de "não dados" está desilgado, o novo dado do registro é obtido do buffer de entrada do teclado o armazenado na posição própria da área de salva de registro. Nesta hora, o flag de "EXEC" é verificado e, se ligado, o controle é transferido para o módulo de reconhecimento de comando (WARM2). Se o flag de "EXEC" está desligado, o dado do registro é mustrado e a diretiva do usuano é processada (veja apêndice D para detalhes adicionais). A figura 6.13 mostra o fluxo lógico do módulo de display de registro e reposição.

II.10 Módulo go execute

O módulo go execute (GOREQ) é o último das três maiores funções do sistema operacional. Na entrada (veja modulo de reconhecimento de comando), este módulo chama o FORCAR para obter o endereço de início de execução. No retorno do FORCAR, o flag de "não dados" é examinado para determinar o modo de execução. Se este flag está ligado (= 1), o controle é imediatamente transferido para o RESTRT. Este restaura os registros do Z80 recuperando a execução no endereço atual contido no PC a partir do buffer de entrada do teclado, e armazena na posição reservada para o PC dentro da área salva de registro. O controle é, então, transferido para o módulo de reconhecimento de comando (WARM2) o qual irá restaurar os registros com os dados salvados, e inicia a execução do programa do usuário no endereço especificado (veja apêndice D para detalhes adicionais). A figura 6.14 mostra o fluxo lógico do módulo go execute.




Figura 6.13 Fluxograma de módule de display de registro e repusição (REGIST).



Figura 6.14 Fluxograma do módulo go execute (GORPQ).

CAPITULO 7

PROGRAMANDO UMA EPROM

O computador PAZ está sendo projetado de forma a não ser dispendioso, a ser realizável e fácil de construir. Para manter mánimo os custos e a complexidade, algumas características do computador que poderiam ajudor ao iniciante têm sido eliminadas. As mais visíveis dessas características são um painel frontal e um mostrador. Apesas de não influir de forma alguma na operação do computador, sua inclusão tornará mais fácil o teste final e o desenvolvimento de programas.

Para o teste próprio do PAZ, um programa deve estar na memória. Este programa não tem que ser muito longo — apenas umas poucas instruções são necessárias para determinar se o computador está funcionando. O problema aparece quando o usuário deseja rodar um programa de 50 ou 100 bytes de comprimento. Para efetivamente entrarmos com um código de máquina na memória programável do PAZ, um programa para coordenar esta atividade deve estar gravado em EPROM. Tal programa é chamado monitor e está desento no capítulo 6.

Esta seção inclui informações de programação de EPROMs. Para resolver a situação de início descrevi um projeto para um par de programadores manuais de EPROMs. Carregar programas em um programador manual é tedioso. Elea são feitos para robinas muito pequenas, tais como verificação de operação do aistema básico. Entretanto, uma unidade manual pode ser modificada para carregar o software monitor de IK completo. Quando o PAZ estiver completamente operacional, você poderá usá-lo em conjunto com um programador automático, isto irá ajudar na escrita de EPROMs. No caso de você não desejar escrever sua própria EPROM, consulte o apéndice A para EPROMs programadas.

Uma rápida revisão de EPROMs

É sempre desejavel ter a não volatibilidade de ROMs, como também a capacidade de ler/escrever das memórias programáveis. A EPROM é uma memória utilizada para leitura, é usada como uma ROM por extensos períodos de tempo, ocasionalmente é apagada e reprogramada quando necessário. O apagamento é permitido pela exposição do substrato do clup, coherto por uma janela transparente de quantzo, á luz ultravioleta. Falaremos sobre o apagamento no final deste capítulo.

O elemento de memória EPROM usado pela Intel e muitos outros fabricantes é um tipo de carga armazenado chamada transistor FAMOS (Floating-gate Alavanche injection Metal Oxide Semi-conductor). Aplicando-se seletivamente uma tensão de carga de 25V na célula endereçada, um determinado bit que constitui o programa

pode ser escrito na EPROM. Esta carga, devido ao material isolante, pode permanecer por anos. A exposição à luz ultravioleta intensa drena a carga e o resultado é o apagamento de toda informação programada.

Existem várias EPROMs no mercado - 2708s, 2716s e 2732s são as principais. Para a maior parte, os montadores de computadores têm se afastado da dificuldade de programação das 1702s e tem optado pela maior facilidade de programação das 2708s e 2716s. Um benefício adicional é sua maior densidade de armazenamento. As EPROMs mais novas no mercado são consideravelmente mais caras do que a 2708. Considerando-se tudo isto, a 2708 passa a ser a melhor compra. Por estas razões, o programador de EPROM descrito neste capítulo é o 2708.

A figura 7.1 é o circuito para um programador manual 2708. O CI 5 e duas seções do CI 3 fornecem o pulso de +25V para a EPROM. O CI 5 está armado para uma duração de 1 ms e é gatilhado pela transição de 0 para 1 na sua entrada. A EPROM tanto fornece quanto reques corrente através da programação do pino 18. No modo escrita, quando CS/WE, pino 20, está em +12V e entre pulsos de programação, o pino 18 tem de ser puxado para baixo por um componente ativo porque este fornece uma corrente pequena. O pulso de programação é de cerca de 30 mA e não pode ser facilmente gerado sem o seguidor de emission Q1. Este pulso, no pino 18, deve estar entre 25 e 27V. Três baterias de 9V serão suficientes. (Uma alternativa é usar uma fonte de alimentação comercial de 24V, 50 mA. A fonte pode ser ajustada por resistor para produzir de 25 a 27V.)

Para escrever um byto na EPROM, um endereço de 10 bits, designando qual dos 1024 bytos receberá o dado, estará presente nas chaves de SW1 a SW10. Para unciar na posição 0, todas as chaves estarão na posição fechada. Em seguida, os 8 bits que serão armazenados são colocados nas chaves de SW12 a SW19. Este byto de dados poderá ser mostrado no display de saída do LED 1 a LED 8. Finalmente, para o programador estar no medo de escrita, a chave SW 11 deve estar aberta. A inserção real do dado ocorre quando o botão de pulso de escrita PB1 é pressionado. Este fornece um pulso de 1 nis e 25V para o pino de programação da 2708. De acordo com as especificações do fabricante, nenhim pulso de programação deve ser maior que 1 ms. Para a máxima retenção de dados, 100 destes pulsos de programação são recomendados (totalizando 100 ms por byte)

Infelizmente, os 100 ms não podem ser aplicados de uma so vez. Os fabricantes especificam que isto deve ser feito sequencialmente num total de 100 aplicações de 1 ms. Em resumo, isto significa que para um programa de 25 bytes, cada endereço deve ser escrito com um pulso e então repetir a operação até 100 vezes. Obviamente para uma retenção completa cada endereço deve ser reescrito em um programador automático.

A leitura do conteúdo armazenado na 2708 é facilmente executada no mesmo programador manual Primeiro, todas as chaves de entrada de dado de SW12 a SW19 são aberias e então a chave "lé/escreve" SW11 é fechada (modo de leitura). Nenhum outro pulso é necessário. O display de saúda mostrara o conteúdo do byte apontado pelas chaves de entrada de endereço de SW1 a SW10. Este permanecerá constante até que seja colocado um outro endereço. A leitura dos conteúdos pode ser ferta pelo incremento destes 10 bits de endereço através da gama de endereços do programa.

Um programador um pouco mais complexo é demonstrado na figura 7.2, Três contadores programáveis são inseridos entre as chaves de entrada de endereço e a EPROM. Ao invés de mudar-se as posições das chaves para cada endereço, elas agora são usadas somente para armar os contadores em um endereço inicial. Se nós quisermos programar uma EPROM começando no endereço hexadecimal 3AA, as chaves deverão ser ligadas para este endereço e a chave de reset de endereço deverá ser pressionada. Os 10 LEDs, LEDAO a LEDA9, lerão 3AA como o endereço. O dado a ser programado é colocado nas chaves de SW12 a SW19. Apertando-se o botão de escrita de dado PB1, o dado das chaves será armazenado. As posições de memória subsequentes são programadas utilizando-se apenas as chaves de SW12 a SW19 e apertando-se PB1. Para se zerar o contador basta apertar o botão de clear (limpar).

É fácil ver como este programador manual facilita a leitura da memória. Coloque todas as chaves de entrada de dados no nível lógico 1 e a interface no modo leitura, selecione e carregue o endereço inicial. A leitura dos outros endereços é simplesmente uma operação repetida do botão de incremento de endereço.

Um programador automático

Você necessitará de um computador PAZ operacional para construir um programador automático. A complexidade do projeto pode ser reduzida consideravelmente utilizando-se as vantagens de decodificação dos strobes de E/S existentes no PAZ básico. O circuito mostrado na figura 7.3 utiliza menos 3 chips do que o programador manual da figura 7.2. Suas operações são similares, porém um pouco diferentes em detalhes.




Figura 7.1 Diagrama esquemático de um programador manual para a 2708.




Figura 7.2 Diagrama esquemático de um programador manual auto-incomunitado para 2708. Os diodos emissores de luz (LEDs) devens ser conectados em todas as 10 linhas de entrada de endereço de 2708. Somente um LED (conectado na linha de endereço A9) está mostrado no diagrama. Os oucros LEDs devem ser colocados da mesma forma.

Quatro strobes de E/S (1 de entrada e 1 de saída para porta 1, e 1 de entrada e 1 de saída para porta 4) sincronizam o hardware e software. A figura 7.4 mostra o fluxo logico para escrita de uma EPROM. Com a EPROM conectada diretamente à via de dados, somente os strobes, ao invés de registros de armazenamento completo, são necessários para esta interface.

Para escrever o dado, a sequência deve ser; primeiro, um OUI 04 pulsa as unhas de clear dos contadores de endereço, colocando-os em 0, em seguida, a EPROM é colocada no modo de programação e o primeiro byte é escrito na EPROM com uma instrução de OUI 01.

A figura 7,5 mostra como o modo de programação da 2708 é selecionado. A importância deste circuito é que sua saída é ligada como um conversor de 2 bits digital por analógico para controlar a linha de chip-select da 2708.

Quando um OUT 04 é executado, o pino CS estará com OV habilitando, assim, o modo leitura. Quando um OUT 01 é executado, esta tensão será de 12V para o modo de programação. Quando nerihum strobe estiver presente, CS estará em +5V e a 2708 estará em three-state (terceiro estado).

O OUT 01 libera o pulso de programação de 25V por 1 ms, enquanto o dado pertinente está na via de dados. Depois disto, um INP 01 e executado, o qual incrementa o contador de endereços para a próxima posição de endereço. Nós não estamos executando nenhuma função de entrada, estamos usando o strobe decodificado da instrução INP 01 para incrementar o registro de endereço.

O hardware automaticamente mantém o curso de endereço, porém o software deve implementar seus próprios contadores para manter o curso das posições de 0 a 1023 tanto quanto o número de vezes que os 1024 bytes têm de ser programados. Lembre-se que o fabricante sugere repetições de 100 vezes I ms.

A leitura da EPROM também é muito simples. A figura 7.6 mostra o fluxo lógico. O contador de endereços é novamente limpo pelo OUT 04. O dado é lido pela exceução de um INP 04. Este dado pode ser armazenado e analisado. Finalmente, o contador de endereços é incrementado novamente com um INP 01, e o processo é repetido para lez o próximo byte.

Enquanto a discussan está centralizada na EPROM Intel 2708 como a melhor esculha, existem muitas outras EPROMs no mercado. Dois componentes de particular importância são os Intel 2758 e 2716. Estes são respectivamente EPROMs de 1K e 2K de fonte úmica (±5V). A importância destes circuitos é que podem ser programados com um único pulso de 50 ms, 25V para cada endereço ao invés de repetições sucessivas de 1 ms. Os três programadores apresentados são para a 2708, mas podem ser facilmente reconfigurados para estes outros componentes. Mudando a temporização de 1 ms para 50 ms e modificando-se aiguns pinos, conseguiremos uma programação completa com uma única rodada através dos endereços (eles não têm de ser sucessivamente programados).

Apagando uma EPROM

As EPROMs compradas diretamente dos fabricavies vom completamente apagadas. Se você planeja escrever um programa em EPROM uma vez, e não quer modificado ou rato cometer erros, esqueça o apagamento. A mator parte das pessoas que lidam com computadores trão querer reprogramar as EPROMs. Então torna-se necessário saber como apagádas. Todos nos subemos que as EPROMs são apagadas por ultravioleta. Entretanto, a duração, distância da fonte de luz, e intensidade determinam a qualidade do apagamento.

As especificações de fabricante reguidas durante a sequência de programação são tão importantes quanto os métodos apropriados para apagamento. Diferentemente do teste "lé após ter escrito" do método de programação, as EPROMs são normalmente removidas do circuito durante o apagamento. Portanto, é aconselhável seguir o procedimento corretamente, ou este terá de ser repetido.

A EPROM 2708 pude sei apagada através da exposição à luz ultravioleta de onda curta de alta intensidade, com um comprimento de oada de 2537 Å. A dose recomundada (intensidade de UV X tempo de exposição) é de 12,5 watt-segundos por centimetro quadrado (Wazam²). O tempo necessário para produzir esta exposição é uma fianção da intensidade da luz ultravioleta.

Custo e segurança, igualmente entatizados, devem ser os fatores principais quando da seleção de um apagador de ultravioleta. Uma sindade comercial não so específica sua intensidade, mas fambém inclui específicações de segurança.

Tempo de exposição(T_E)

$$T_r = I + I$$

onde

] = densidade de apagamento requerida pelo componente

I = densidade de potência incidente do apagador.

Para a 2708 é necessário 12,5 Ws/cm2

 $I = 5000 \, \mu \text{W/cm}^2$

1 = 12,5 Ws/cm2

$$T_x = \frac{12.5}{5000 \times 10^{-6}} = 2500 \text{ segundos}$$

on $T_z = 41.6$ minutes

Um dos melhores apagadores no mercado é o UVS-11E fabricado pela ULTRA-VIOLET PRODUCTS, INC, SAN GABRIEL CA, 91776. Esta unidade é feita especialmente para o mercado de computadores pessoais e inclui algumas facilidades importantes de segurança. A lámpada não irá acender se não estiver apoiada e se for levantada do seu local de apoio. Na distância padrão de uma polegada, o USV-11E produz uma intensidade de 5000 μW por centimetro quadrado. O rempo de exposição para a 2708 pode, então, ser facilmente calculado.




Figura 7.3 Diagrama esquemático de un programador automático para 2708:




Figura 7.4 Fluxograma do ciclo de escrita de um programador automático de EPROM




Figura 7.5 Controle programável da linha de seleção de uma EPROM (CS) de um programador automático.




Figura 7.6 Fluxograma de um cielo de bitum de um programados automático de EPROM.

CAPÍTULO 8

CONECTANDO O PAZ COM O EXTERIOR

É obvio agora que o computador PAZ pode ser configurado de muitas maneiras. Dependendo das suas necessidades, você pode ir além do sistema básico que foi apresentado. Se você quiser um computador pessoul que seja equivalente a um microcomputador comercial, então você deve adicionar bem mais dinheiro e periféricos. Acomodações devem ser feitas para um aistema operacional mais eficaz e muito provavelmente uma linguagem de alto nível assim como BASIC ou PASCAL. Se você presende usar o computador PAZ como um sistema de processamento da palavra, então precisa de um terminal vídeo e uma impressora. Para isso é necessário o acréscimo de portas seriais e paralelas. Qualquer que seja a configuração, as considerações de projeto que foram vistas na construção do computador PAZ não mudam.

O computador PAZ é voltado para a parte de tremamento. Este livro é estruturado de forma que você será capaz de desenhar uma configuração de sistema e montal·la.

Eu não demenstrei como se faz para projetar um sistema de processamento da palaviz ou como adicionar um FLOPPY, porque está além dos objetivos deste texto. O material para cobrir estes projetos necessitaria de um outro livro. Não significa, entretanto que tudo está terminado, uma vez que o PAZ esteja construido e você tenha aprendido como programá-lo. Muito pelo contrário, uma aplicação mais significativa do PAZ é ligá-lo á alguma coisa considerada do mundo real e fazé-lo executar tarefas. A chave real para usar o PAZ é malmente ligá-lo ao mundo real.

Desde o início en citei o computador PAZ como sendo um computador em uma única placa que pode ser usado em uma grande variedade de aplicações. Como ele inclui uma porta serial, duas portas paralelas, um monitor em PROM, e memória programavel, o PAZ em muitos aspectos se equivale a um controlador digital comercial que custa uns milhares de cruzeiros a mais. Pequenos computadores são geralmente mais usados em aquisição de dados e aplicações de controle. Suas funções são geralmente digerir certos parâmetros de entrada e computar um resultado.

Por exemplo, em um controle de um motor elétrico de 100 HP, as entradas seriam voltagem, corrente e RPM, e o controle de saída seria um fator de correção de tensão de carga.

Em muitos casos, as funções não se limitam a controles simples. Em algum processo onde repetição e controle de qualidade são importantes, parâmetros do processo são constantemente monitorados para limitar o desvio de limites pré-estipulados, e um alarme é ligado se estes limites são excedidos. Para ajudar na função de aquisição de dados, geralmente é incluído o armazenamento de dados vindos de sensores a intervalos específicos para que um registro permanente seja gerado.

O mundo real

Eu não quero confundi-lo discutindo sobre tantas aplicações comerciais.

Existem muitas aplicações caseiras como controle de energia, segurança e monitoração do ambiente. Eu me refiro a estes sistemas como sistemas do mundo real.

Como o mundo real é alguma coisa fora do computador, geralmente é um mundo analógico e não digital.

A metamorfose do PAZ em um controlador inteligente é dependente primeiramente de uma interface analógica. Por esta razão o resto deste capítulo é dedicado ao projeto e construção de uma interface de E/S analógica que seja éconômica.

Mas primeiro vamos rever alguns pontos básicos da conversão analógico-digital

Conversores digitals-analógicos

O conversor D/A pode ser imaginado como um potenciómetro controlado digitalmente para produzir uma saída analógica. Este valor de saída (V_{arádo}) é o produto de um sinal digital (D) e uma referência analógica (V_{REP}) e é expresso pela seguinte equação:

V SAIDA = D VALE

De uma forma geral, nenhum conversor é murto útil sem que se especifique o tipo de código usado para representar a magnitude digital. Os conversores trabalham ou com código digital unipolar ou bipolar. Unipolar inclui binário e binário codificado em decimal (BCD). Bipolar inclui complemento a um e a dois, e o código GRAY

É importante lembrar que uma quantidade binária apresentada pelo computador é a representação de um valor fracionário que será multiplicado por uma tensão de referência. Em frações binárias o bit mais significativo tem o valor de 1/2 ou 2⁻¹ e o próximo de 1/4 ou 2⁻², e o menos significativo 1/2ⁿ ou 2ⁿ, onde n é o número de dígitos binários depois da vírgula. Somando-se todos os bits produz-se um valor que se aproxima de 1. Quanto mais bits houver, mais se aproxima de 1. A diferença algébrica entre o valor binário que se aproxima de 1, e 1, é o erro quantitativo do sistema digital.

A conversito de valores digitais para valores analógicos proporcionais é conseguida através de dois tipos de conversor de resistores com valores específicos (WEIGHTED-RESISTOR) e o conversor R-2R.

O conversor de resistores com peso específico é o mais simples e o mais fácil. Este decodificador paralelo requer um resistor por bit e funciona da seguinte maneira: as correntes com valores de 1/2, 1/4, 1/8, ..., 1/2ⁿ são gerados por resistores com valores de R, 2R, 4R, ..., 2ⁿR, que são conectados por chaves entre a tensão de referência (V_{REF}) e o ponto de soma de um amplificador operacional. As varias correntes são somadas e convertidas em voltagem por um OP AMP (veja figura 8.1).

Enquanto isto pode parecer una resposta simples para um problema complexo, este método tem alguns problemas. A precisão deste conversor é uma função das precisões combinadas dos resistores, chaves (todas as chaves apresentam alguma resistência) e do amplificador de saída.

Em sistemas de conversão majores do que 10 hits de resolução, os valores dos resistores tomam-se excepcionalmente grandes e o fluxo de corrente é reduzido a um valor tão pequeno que chega a ser confundido com o ruído térmico do sistema.

Uma alternativa razoável é o uso do conversor R-2R. Este conversor é o mais usado, embora use mais componentes. O circuito da figura 8.2 tem também uma tensão de referência, um conjunto de chaves binárias e um amplificador de saída. A base deste conversor é uma malha em escada construída com 2 resistores, R e 2R.

Um resistor (2R) está em série com a chave de bit, enquanto o outro (R) está na linha de soma, esta combinação forma uma malha em #.

Isto faz com que a impedância das três ramificações de qualquer nó seja igual, e que uma corrente I fluindo em um nó através de uma ramificação passe para as outras ramificações com um valor de 1/2. Em outras palavras, uma corrente produzida ao se fechar a chave de bit é reduzida à metade na sua passagem em cada nó até o fim da escada. A posição da chave com relação ao ponto onde a corrente é medida é que determina o valor binário desta chave em particular.




Figura 8.1 Conversor analógico-digital do tipo Weighted-resistor




Figura 8.2 Conversor analógico-digital do tipo R-2R.

Este tipo de conversor é fácil de ser fabricado porque só dois valores de resistores são usados. Se mantivermos os valores dos resistores os mais próximos possível e com o mesmo coeficiente de temperatura isto contribuirá para um projeto bem estável. Certos requisitos são necessários entre os valores dos resistores da escada e o fluxo da corrente para contrabalançar a precisão e o ruído.

Uma forma de circuito R-2R é o conversor D/A de multiplicação e é conseguido com uma referência fixa ou uma referência externa variavel. Conversores D/A de multiplicação que utilizam tensão de referência externa variavel produzem saídas que são diretamente proporcionais ao produto da entrada digital multiplicada por esta referência variável. Esses componentes têm saída tanto em tensão como em corrente. Os componentes com saída em corrente são muito mais rápidos, porque eles não têm amplificador de saída que limita a largura de faixa, além do que eles tendem a ser mais baratos do que o de saída em tensão. Um exemplo é o conversor D/A da MOTOROLA MC1408-8 (veja figura 8.3).

Cada bit controla uma chave que regula a corrente que flui na escada. Se uma entrada digital de 8 bits de 11000000 fosse aplicada às linhas de controle, a corrente de saída seria igual à (192/256) X (2 mA) ou 1,50 mA. Note que quando o número binário 111111111 for aplicado, a máxima corrente de saída será de 1,92 mA para uma corrente de referência de 2 mA. Esta diferença é que determina a precisão do conversor, que no caso é de 0,19% da máxima escala (veja figura 8.4).

A figura 8.5 mostra o circuito final de um conversor de 8 bits. A tensão de referência de 6,8V dada por um diodo-zener passa através de um resistor que irá fornecer a corrente de aproximadamente 2 mA ao pino 14 do integrado.

Um resistor adicional R1 permite que a corrente seja variada de um pequeno valor para permitir ajuste da máxima escala do conversor. A saída é uma corrente que é equivalente ao produto desta corrente de referência e do dado binário nas linhas de controle. A corrente é convertida em tensão através de C19 e pode ser ajustada a zero pelo potenciómetro R2.




Figura 8.3 Conversor D/A de 8 bits do tipo R-2R




Figura 8.4 Características de saída de um conversor D/A típico.

Para usar este circuito com o PAZ basta ligar as linhas de entrada do CII a uma porta de saída do PAZ. Qualquer valor de 8 bits enviado a esta porta será convertido em uma tensão proporcional à saída.

A calibragem é fácil de ser feita Ligue o computador, e com um pequeno programa que envia um valor do acumulador, envie o número binário 10000000 à porta de saída correspondente ao endereço da interface D/A. Usando um medidor para monitorar a saída do LM301A ajuste o potenciômetro de zero R2 até obter 0V na




Figura 8.5 Conversor final D/A do 8 has usuado a integrado MC1408-8.

saida. Com o mesmo programa carregue o número 11111111, envie a porta de saída e ajuste o potenciómetro R1 para uma leitura no medidor de +5,12V. Ao enviantros 00000000 deventos ler -5,12V. Se você não for bem sucedado neste porto, destigue o computador e remova o MC1408-8 e o LM301A, religue o computador e verifique se a saída binária está correta na porta de saída paracela. Na maioria das vezes, problemas como este ocorrem por se escolher um codigo de saída errado.

Se o teste for bem sucedido, você agora estara pronto para gerar saidas analogicas sobre o controle do programa. Um teste simples é designar uma seção da memória e sequencialmente enviar para o conversor.

Se a tabela for de 256 bytes com valores de 0 a FF em hexadecimal em incrementos de 1, o resultado será na saida uma formo de onda do tipo dente de seria. Se os valores forem enviados à saida rapidamente, e te for conectado a um alto-falante, a formo de onda será audível. A seguir é mostrado um pequeno programa que exercita o D/A da manora explicada acima.

START END OPORT SAMP	EQU EQU EQU	0400 05 07 A0	Tabela de início de endereço Tabela de fim de endereço Endereço da porta de saída do D/A Tempo de amostragem
AGAIN	LD LD OUT CALL INC LD CP JP	HL, START A, (HL) OPORT, A DELY HL A, H END NZ, AGAIN	Endereço de carga da tabela de início Carrega valor da tabela no acumulador Envia dado para o D/A Tempo de retardo na amostragem Testa se fim de tabela Senão, envia próxima amostragem
DELY DCR	HALT LD DEC IP	B, SAMP B NZ, DCR	Amostra razão de temporização do loop
	RET	A 160/ Se Aust	

A tabela pode ser colocada para qualquer tamanho. Os valores na tabela podem ser calculados para produzir qualquer forma de onda.

Conversores analógico/digital

Um conversor A/D faz jus ao seu nome. Ele converte voltagens analògicas em binàrio. Como no caso de um D/A de 8 hits, um A/D està sujeito às mesmas leis de conversão. Se voca tentar ler um sinal de 10V com um de 8 hits, a resolução será de 1/256 de 10V (ou 40 mV) e a precisão será de ± 1/2 bit menos significativo.

Para resoluções maiores mais bus são necessários. Um conversor de 8 bits pode ser facilmente ajustado para cobrir uma área de 0 a 1V ou de 0 a 1000V. Geralmente o mesmo circuito é usado, exceto o estágio final de amplificação e a mulha de resistores que são trocados.

Para o computador PAZ a questão sobre qual conversor usar e com que precisão é mais uma questão de preço.

A conversão analógica-digital d consideravelmente mais cara do que D/A, o preço está diretamente ligado à resolução e à precisão. Existem várias maneiras de se fazer a conversão A/D. Um conversor A/D pode custar alguns cruzeiros bem como milhares de cruzeiros.

Por este motivo foram escollados quatro tipos de conversores, espezo que algum deles satisfaça as suas necessidades.

- 1. Conversor analógico para largura de pulso hásico.
- 2. Conversor contador de rampa de 8 bits de baixo custo e baixa velocidade.
- 3. Conversor de aproximação succesiva de 8 bira de alta velocidade.
- 4. Interface de oito canais de 3 1/2 dígito de 0-200V CA/CC.

CONVERSORES DE L'ARGURA DE PULSO E CONTADORES

Conversor analógico para largura de pulso

Este conversor é um dos mais populares codificadores de clo-aberto, devido à sua símplicidade. Um diagrama de bloco básico é mostrado na figura 8.6. Este elemento usa um oscalador fixo em combinação com um circuito que gera um pulso que e uma função linear da tensão analógica da entrada.

Para se obter este pulso linear variavel, os projetistas gerabnente usam um gerador de rampa e um circulto Schmitt-tugger. Um pulso é iniciado no começo da rampa e um circulto contador começa a incrementar em uma frequência fixa. Quando a rampa linear chega ao mesmo valor da tensão de entrada, a contagem termina. O valor derxado no registrador neste ponto é o equivalente à entrada analogica.

A figura 8.7 mostra o esquenia de um conversor que opera neste princípio. O CII é configurado como um gerador linear de rampa controlado e o CI2 é o comparador da entrada. O processo inicia-se quando o clock de 7,5 KH dispar o CI3 (mondestável 74121) e começa o seu período de 35 ms, que é o tempo de disparo. No início deste tempo de disparo, é gerado um pulso que limpa dois 7493 e o gerador de tampa é rerado.





Figura 8.6 Diagranta de biocos de um codificador de largura de pulso.



NOTAS: 1. Faça com que a rampa vil de 8V so máximo da escala durante o tempo de amostragem.
2. Coloque a frequência para produzir o número de contagem que se que represente a tensão de entrada.
Ex.: contar 258 durante o perfodo de amostragem para 2,56V.

Figura 8.7 Disgrama esquemático de conversor de largura de pulso.

Isto faz com que a contagem se inicie. O tempo de subida da rampa do gerador (SLEW RATE) é colocado em 10V em 35 ms aproximadamente. O C12 compara continuamente a entrada com a tensão da rampa. Quando elas são iguais, o clock pára, o contador pára, e o gerador de rampa é limpo. Ao final dos 35 ms. qualquer que seja o valor que esteja no contador, é transferido para um registrador de 8 bits. O número guardado neste registro é um número de 8 bits proporcional à tensão de entrada. O processo inícia-se outra vez quando ocorrer um próximo pulso.

Ao selecionar propriamente os tempos de abertura e da razão do clock, vocé pode variar a resolução do sistema. Com um tempo de abertura de 35 ms e um clock de 7500 Hz, 256 clocks devem ser contados durante o tempo de abertura.

O potenciómetro de ajuste do tempo da rampa deve ser colocado para que o contador chegue ao máximo quando 2,56V for aplicado à entrada do UI2. Um divisor de 10:1 acoplado a esta entrada permitirá que o mesmo contador de 8 hits represente 25,6V.

Este circuito é simples, mas sua precisão depende da estabilidade dos diversos circuitos individualmente.

Para usa-lo coloque a saida do registrador de saída na porta paralela. Simplesmente leia a porta quando você quiser o último valor. O circuito se atualiza automaticamente 28 vezes cada segundo, por isso nenhuma letra é mais antiga do que 35 ms.

Conversor contador de rampa

A técnica de A/D acima é mais usada em grandes períodos de amostragem e alta precisão nas medidas. Para se chegar a estes resultados deve-se usar, entretanto, componentes de precisão e ter-se uma montagem própria.

O próximo circuito a se discutir é o métudo do contador de tampa. Na minha opinião este é o melhor tipo, se você está pensando em construir um A/D para o PAZ.

Ele usa poucos componentes e, na prática, é mais rápido e fácil de se construir do que os circuitos lineares de rampa.

A figura 8.8 mostra o diagrama de blocos básico para o conversor contador de tampa binário. O gerador de rampa línear da técnica descrita anteriormente foi substituído por um conversor D/A. Neste caso D/A é usado para reconverter a saída digital do contador binário, de volta a um vulor analógico para comparação com a entrada analógica. Se elas forem iguais então o conteúdo do contador será o valor convertido que queremos.




Figura 8,8 Diagrama em blocos de um conversor A/D do tipo contador de rampa binário.


A maneira mais simples de se operar o sistema é começar o contador com 0 e permitir que ele conte até que o D/A se iguale ou exceda à entrada analógica. A única consideração crítica no projeto destes circuitos é que a freqüência do clock não pode ser mais rápida do que a resposta do comparador ou do D/A. Se levar 100 µs para estes componentes fazerem o seu trabalho, então a máxima razão de clock deve ser de 10 KHz.

Para um conversor de 8 hits (contando de 0 a 256 a cada periodo de amostragem), a razao máxima de amostragem £ 10,000/256 ou 39 amostragens por segundo. Na prática entretanto 5µs é um tempo razoável, o que equivale a 750 amostragens por segundo. Para velocidades ainda maiores pode-se usar um tipo diferente de A/D, que veremos depois.

A figura 8.9 mostra o esquema de um conversor de tipo contador de rampa binário, que usa o integrado MC1408-8. A saída do contador está ligada ao MC1408-8 para termos uma comparação analógica direta do valor contido no contador.

Inicialmente os CPs 4 e 5 são limpos e a saida do D/A deve ser igual a menor voltagem. Para um conversor de 0 a 5,12V deve ser 0V. Para um de -2,56 a +2,56V deve ser de -2,56V. Se a saida do CII for menor do que V_{ENTRABA} do comparador, os pulsos de clock estão permitidos de chegar ao contador. Como a cada pulso o contador é incrementado, a saída do D/A continua subindo até que seja igual ou exceda V_{ENTRABA} no comparador. Quando isto acontece, os pulsos de clock são inibidos. No final do período de imostragem o valor dos contadores CI 4 e 5 é guardado em um registrador separado.

Para o PAZ ler este registro basta ligá-lo a uma porta de entrada e lé-lo diretamente.



C1#	TIPO	+5V	SND	912V	-12V
1	LMJ91A	7			1.6
2	I.W-SULA			7.	1.4
1	MC1408-8	2.9	7.		- 3
	74'93	5	.10		
5	1493	5	10		
5	1435	114.	7.		
7	7800	14	7		
	NESSS-		-1		
3	7495	14	7		
10	7495	34	7		

Figura 8.9 Diagrama esquemático de um conversor A/D de 8 bits do tipo contador de rampa binário.

Usando o computador para substituir o contador

A figura 8.9 mostra um circuito que não precisa do computador para sua operação. O A/D atualiza a si mesmo a uma razão de amostragem predeterminada e carrega o seu valor em um registro de 8 blts.

Existem algumas vantagens com relação a este circuito. O A/D pode ser totalmente montado e testado sem um computador. Por exemplo, uma tensão pode ser aplicada à entrada e os 8 bits podem ser mostrados em LEDs.

Considere por um momento os elementos principais deste projeto. Este conversor A/D tem quatro seções: comparador analógico, D/A, contador de 8 bits e lógica de temponização. A escada de resistores e o comparador analógico são componentes necessários, mas as últimas duas seções são fortes candidatas a serem sintetizadas pelo computador. As funções destes elementos aão incrementar um contador de 8 bits e testar a saída do comparador. O computador PAZ tem portas de entrada e saída paralelas, incrementando-se um dos registros do processador central e enviando-se este valor após cuda incremento, as 8 linhas da porta de saída parecerão como um contador. Usando-se um bit de uma porta de entrada para les o status do comparador, nês podemos também substituir o resto da lógica de temporização.

A interface resultante passa a ter menos componentes e é mostrada na figura 8.10.




Figura 8,10 Conversor A/D de 8 bits comandado por software.

O processo de conversão não é diferente da outra versão feita so por componentes. Primeiro, nos limpamos um registrador do Z80 (por exemplo, o B) e então enviamos o valor deste registro para a porta que está ligada ao D/A.

Isto fará com que o D/A fique com sua salda mínima. A seguir, nos lemos a porta de entrada que tem o comparador ligado e testamos o bit 0 (um nível 1 indica que a voltagem de entrada e do D/A são iguais). Se o comparador estíver baixo (as tensões não são iguais), o registrador será incrementado e o processo será repetido. Quando a saída do comparador for 1, o valor convertido da tensão de entrada estará no registrador B, então o programa será parado. O programa que executa esta função é mostrado a seguir:

AGAIN	MVI OUT INC	B 0, B B	limpa registro B envia registro B incrementa B
	OUT	0, B 04	envia registro B lé comparador
	ANA JNZ HLT	01 AGAIN	isola bit 0. repita se as tensões não forem iguals o valor da conversão está em B

O programa acinia deve ser repetido a cada vez que uma nova leitura é necessária e a razão de amostragem pode ser ajustada dentro de certos limites. Lembre-se que nos ainda temos de esperar que o conversor D/A se inicialize e este não deve ser incrementado mais rápido do que 5 µs. O uso de um Z80 de 2,5 MHz não deve apresentar problema. O uso de um Z80 de 4 MHz necessitará de alguns NOPs no programa.

Existem muitas variações deste circuito. Como descrito, ele necessita de 255 interações do programa para achar irma resposta.

Em um computador com um tempo médio de instrução de 2 μ s o programa levaria 3 μ s para acabar, o que daria umas 300 amostragens por segundo. Some a isto as outras tarefas que o computador tem de fazer e chega-se a umas 100 amostragens por segundo.

Se você pretende gravar sinais mais rápidos como ondas acústicas, será necessário entito, um algoritmo de conversão mais rápido.

Conversores de aproximação sucessiva

A figura 8.11 mostra o diagrama esquemitico de um conversor de alta velocidade de 8 birs. Este circuito é capaz de amostragens da ordem de 200.000 por segundo. Para se obter esta velocidade, a técnica usada é a chamada aproximação sucessiva.

Como no conversor de tipo contador de tampa binário, este A/D usa um conversor D/A em um elo de realimentação, mas substitui os contadores por um circuito especial chamado SAR (registrador de aproximação sucessiva). A lógica do SAR é melhor explicada no diagrama de blocos da figura 8.12.

Inicialmente a saída do SAR e do D/A estão em zoro. Depois de um pulso de início de conversão, o SAR pormite os bits do D/A. A cada bit, o comparador dá uma saída mostrando se a entrada é maior ou menor do que a saída do D/A. Se a saída do D/A é maior do que o saída de entrada, um zero é colocado naquele bit em particular. Se for menor fará com que o bir seja 1. O registrador se move sucessivamente para o próximo bit menos significativo (guardando o resultado dos bits já testados).

Depois que todos os bits do D/A forem testados, o ciclo de conversão estará completo. Ao contrário dos 256 clucks do método do contador binário, toda a conversão leva somente 8 clocks. Uma outra conversão começa no próximo clock se estructinos operando no modo de autoconversão. Para guardar os resultados da conversão usou-se um registro de 8 bits (CI3).

Com um cloca de 800 KHz e carcuito fara 100.000 conversoes por segundo. Como os resultados são automaticamente guardados no registrador, a conversão é transparente ao computador e pode ser lida em qualques velocidade. Conversores A/D de alta velocidade estão sujeitos a problemas de lay-out e a componentes. Uma frequência de amostragem pratica sema a de 20.000 por segundo.

Uma aplicação para um conversor A/D rápido

Quando nós considerarmos primeiro o uso de conversores com o PAZ, pensamos primeiramente em monitorar algum processo ou transformar o PAZ em um controlador inteligente.

Para isso precisamos de um conversor simples como os já apresentados. Mas com a inclusão de um conversor rápido, algumas experiências à mais poderão ser tentadas, como por exemplo, sinais de audio.

A largura de faixa da voz humana é de 400 Hz. Estes sinais quando falados em um microfone e enviados a um A/D podem ser digitados como qualquer forma de onda. E se as amostragens de voz forem tomadas rapidamente e armazenadas, o dado guardado pode ser usado para reconstruir a mesma voz

Esta voz reconstituída é chamada fala digitada.

Em essência, a fala digitada é simplesmente o resultado de uma técnica padrão de aquisição de dados.

Quando se fala em um microfone, a sua voz resulta em uma forma de onda, cuja razão de frequência varia. Se este sinal for aplicado à entrada de um conversor A/D rápido e as conversões armazenadas na memória, o computador




Figura 8.11 Diagrama esquemático de um conversor de 8 bias do tipo aproximação sucessiva.




Figura 8.12 Diagrama em blocos de um conversor de aproximação succesiva de 8 bits;

não saberá se é uma voz ou uma reação nuclear. Se estes dados armazenados forem enviados a um conversor D/A na mesma razão que foram guardados, a fala sera reproduzida. A fidebicade de reconversão é uma função da razão de amostragem.

A maior parte da informação do conteúdo da fala humana ocorre na região de frequência abaixo dos 1500 Hz. Existe uma lei conhecida como "Critério de Nyquist" que é usada para determinar a melhor razán de amostragem. Na teoria para lei determina que a mínima razão de amostragem deve ser duas vezes a frequência de entrada. Então, se a voz humana chega sos 4 KHa, a mínima razão de amostragem seria de 8000 por segundo. Em realidade a razão de amostragem deve ser de 5 a 4 vezes a frequência de entrada. Para se digitar a voz com precisão necessita-se de uma razão de amostragem de 12 KHz a 16 KHz.

Para se usar esta técnica deve-se levar em conta a grande quantidade de memória necessária. Em uma razão de amostragem de 4 KHz, um segundo de fala ocupa 4000 bytes de memória. Se você aumentou mais 2K de memória na configuração original do PAZ, você talvez irá que rei experimentar a fala digitada.

Um pequeno exemplo de processo de coordenar a digitação e da armazenagem dos dados. É mostrado a seguir.

START END TRIG IPORT SAMP	EQU EQU EQU EQU	400 C00 A8 04 38	Tabela de micio de endereço Tabela de fim de endereço Início de conversão de nível Porta de entrada do A/D Tempo de razão de amostragem
INP	IN CP IP LD IN	IPORT TRIG NZ, INP HL, START IPORT	Lé entrada do A/D Compara entrada com nível de trigger Refaça-se nível de trigger está abaixo Carrega tabela de mício de endereço Amostre
AGAIN	IN LD CALL INC LD CF JP HALT	(HL), A DELY HL A, H END NZ, AGAIN	Guarde a amostra na memória Retardo entre amostras Teste se é fim de tabela Se não, faz outra amostragem

DELY	LD DEC JP	B, SAMP B NZ, DCR	Inicio o tempo de retardo
	RET		

Quando o programa for executado, ele irá ler a porta de entrada do A/D e irá comparar a leitura com A8H (que 665% do máximo da escala).

Quando a fala estiver presente, o nível de audio presumivelmente irá exceder este nível. Quando isto acontecer, o programa coloca o endereço du tabela de dados e começa a transferir as amostras na razão de 4000 por segundo. A razão é determinada pelo valor de "SAMP". Quanto maior o número, menor a frequência de amostragem. Quando a tabela estiver cheia, o programa pára e a memória conterá a representação digitada do que foi falado.

Para se ouvir o dado guardado, use o programa estoçado na seção de conversores D/A. Coloque os limites da área de memória na tabela, escolha então uma constante de tempo que seja a mesma da amostragem. Como a fala digitada é uma aplicação especial do D/A, o circuito deve ser modificado ligeiramente para incluir um filtro passa-baixa. Isto irá melhorar a qualidade do som. O circuito modificado é mostrado na figura 8.13.




Figura 8.13. Conversor D/A de 8 hits com fictro passa-baixa-

Usando o PAZ camo um sistema de aquisição de dados de alta resolução

Os conversores A/D até agora apresentados têm uma resolução limitada e são de um único canal. Eles são adequados para medir a temperatura de um aquecedor solar, mas não têm capacidade de medir um gradiente de temperatura ao longo de um duto de calor. Os sensores usados para medir tais parâmetros precisariam de uma resolução maior do que os sensores de temperatura ambiente. Para uma escala de -20 a 108°C, um conversor de 8 bits teria uma resolução de 0,5°C. Em um aquecedor solar, considerando as variações do movimento do ar, nuvera, esta seria a máxima resolução que você precisaria. Dentro do sistema existem, entretanto, áreas que necessitariam de uma medida mais apurada; um sistema solar é um exemplo típico. Depois da instalação, o próximo passo é investigar como melhorar sua eficiência. Na maioria das vezes consiste em cortar as perdas nos canos e dutos. Uma maneira para se determinar estas perdas é colocar sensores de temperatura ao longo da distribuição de calor, e procurar por regiões finas.

A diferença entre as medidas dos sensores pode ser muito pequena, uns poucos décimos de grau, mas a soma das perdas pode ser significante. Para se medir décimos ou contésimos de um grau, e manter a mesma escala, necessitamos de mais de 8 bita de resolução. Alguma coisa entre 10 e 12 bits é necessário.

A situação toma-se mais complicada pelo grande número de pontos que serão monitorados no sistema. É raro se achar somente um indicador de temperatura em um sistema. No mínimo existiriam seis, ar interno, ar externo, topo do tanque, fundo do tanque, coletor e temperatura do ar de distribuição.

Pouquissimos sistemas de aquisição de dados utilizam um único canal. Normalmente eles vêm com 8 ou 16 canais multiplexados. A entrada de um conversor A/D é chaveada entre os canais e os resultados são compilados e calculados pelo computador. Esta informação pode ser guardada em fita de gravação, transmitida serialmente para outro sistema, ou usada para rodar um display de tempo real; o que cada um faz com o dado é uma função da aplicação do programa.

Existem vários modos de configurar o PAZ para aquisição de dados de alta resolução. Um deles é simplesmente trocar o A/D de 8 bits por um conversor binário de 12 bits. Quando a conversão terminar, estarão disponíveis 12 bits paralelos de dados. Dependendo do conversor escolhido, podem ser necessários ainda muitos componentes analógicos fora da placa, mas o processo é direto. Infelizmente, estes conversores não são o que você poderia chamar de barato. Apesar deles estarem cada dia mais baratos, no momento ainda são consideravelmente mais caros do que os conversores de 8 bits de velocidade similar.

Moitos conversores binámos de 12 bits sao caros porque são projetados para dar a aparência de conversores paralelos. Quando o computador necessitar dos 12 bits de dados, este faz uma varredura, manipula-os e armazena-os para serem usados por outros programas. Para se fazer uma interface A/D menos dispendiosa usaremos menos conversores paralelos. A alternativa serial geralmente requer mais tempo e maior manipulação de dados. Nos podemos optar pela mais barata e deixar nosao computador fazer a maior parte do trabalho. Nos já demonstramos como eliminar contradores e lógica de temportzação fazendo estas funções atraves do software.

Interface de 8 canais CA/CC de 3-1/2 dígitos para o PAZ.

A solução para a alta resolução versus a questão do custo vem em forma de um chip conversor A/D multiplexado de 3 1/2 dígitos. O circuito integrado COMS MC14433 é utilizado principalmente para volumetros digitais (DMVs), mas satisfaz uma variedade de outras aplicações devido a sua versatilidade. Este e um conversor de um cumal com 11 bits, porém, é chamado 3 1/2 dígitos. A saída é BCD (binary-coced decimal) e especificamente cobre uma gama de 1999 a +1999. As especificações básicas estão a seguir.

Conversor A/D MC14433 de 3 1/2 dígitos

Precisão: ± 0.05% de leitura ± 1 contagem

Duas escalas de tensão: 1,999V e 199.9 mV

25 conversões por segundo

Impedância de entrada 1000 MΩ


Auto zero

Autopolaridade

Disponibilidade de sinais de sobre, sob, e auto escala.

O MC14433 é um conversor A/D dupla nampa modificado e está desento na figura 8.14. A sequência de conversão está dividida em dois períodos: desconhecida e referência. Durante a sequência V_m (entrada desconhecida), a tensão desconhecida é aplicada em um integrador com uma constante de tempo de integração definida para um predeterminado límite de tempo. A tensão de saída do integrador torna-se, então, uma função da entrada desconhecida. Quanto mais positiva for a entrada, maior será a saída do integrador.

Durante o segundo ciclo da sequência, um sinai de referência de 2,000V é conectado em V_m. Isto faz com que o integrador mova-se em direção a zero enquanto o circuito digital do chip mantém sua temporização. A diferença de tempo entre as duas sequências de integração é então uma função de suas diferenças de tensão. Se 2,000V fosse a tensão aplicada V_m, então t₂ seria igual a t₁. A tensão desconhecida é equivalente à razão dos períodos de tempo da tensão de referência (V_{REF}). O fundo de escala do conversor é determinado por V_{REF}. Mudando V_{REF} para 0,200V fará com que a contagem de saída de 1999 represente 1999 mV em vez de 1,999V em fundo de escala.



T = CONSTANTE DE TEMPO DE INTEGRAÇÃO t₁ = PERÍODO DE INTEGRAÇÃO (C^{III}) DA TENSÃO DESCONHECIDA t₂ = PERÍODO DE INTEGRAÇÃO (VARIÁVEL) DA TENSÃO DE REFERÊNCIA

DUE E:




Figura 8.14 Representação simplificada de um conversor A/D dupla rampu,

A saída do chip DVM é uma combinação de dados serial e paralelo. Existem 4 selecionadores de dígito de 4 linhas de dados BCD:

Linhas de saída BCD

Pino 23 Q3 (MSB) Pino 22 02 Pino 21 OI Pino 20 00

Saídas de seleção de dígito

DS1 (MSB) Pino 19 D52 Pino 18 Pino 17 D51 Pino 16 D50

Com respeito ao que o computador vé através dos buffers de saída 74LSO4, a saída de seleção de digitos será baixa quando o respectivo dígito for selecionado. O dígito mais significativo (1/2 DSI) vai para baixo imediatamente após um pulso de EOC (end-of-conversion) (fim de conversão) e é seguida pelos outros digitos na sequência de MSD para LSD. O clock do multiplexador é o clock do sistema dividido por 80, existem dois períodos de clock entre as saídas de digitos.

Durante DS1, a polaridade e determinados dígitos de stante estão disponíveis. A polaridade está em Q2 e o valor do 1/2 dígito está em Q3. Se Q2 é "1", então a tensão de entrada é negativa, e se Q3 é "0", então 1/2 dígito é 0.


A figura 8.15 mostra o esquemático do curtão de interface de 8 canais; como mostrado tem as seguintes capacidades:

Interface DVM 3/12 dígitos para o PAZ


- 8 canais de entrada programáveis
- Capacidade de entrada CA ou CC
- Ganho programavel de 1, 10 ou 100.
- Escalas de 0-200 mV, 0-2V, 0-20V ou 0-200V
- Protecão de entrada de sobretensão


O CI é o chip DVM MC14433. Este permite aproximadamente 25 conversões por segundo e todas as saídas são reforcadas para fornecer correntes. O C12 é um chip para precisão da tensão de referência que fornece o sinal V_{REE}. É nominalmente de 2.5V e é ajustado para 2,000V e 0,200V com dola potenciómetros. Apesar do diodo zener poder fornecer a mesma tensão, a variação de temperatura associada com tais componentes torna-os inadmissíveis nesta aplicação.

O C15 está configurado como um flip-flop set/reset. Quando a conversão está terminada, um sinal EOC arma C15, indicando para o computador que o dado está disponível. Quando o computador termina a leitura do dado, este desarma o flip-flop è aguarda a pròxima conversão.



- TODOS OS RESISTORES SÃO DE 5%
- 2. TODOS OS CAPACITORES SÃO DE CERÂMICA






PINAGEM DO RELE SIGMA TIPO 191TE1A2-55



DESCRIÇÃO DE FUNCIONAMENTO DE UMA SEÇÃO DE CHAVEAMENTO (1 DE 3) DO CMOS CI4063

Figure 8.15 Interface de 8 canais de 3 1/2 dígitos 0-200V CA/CC DVM



Os Cls 1,2, 3 e 4 constituem um conversor de um canal de 3 1/2 dígitos. Este tem uma escala de 0,200V ou 2,000V determinada pela V_{REF}. Para executar operação multicanal e capacidade CA, é necessário colocar um multiplexador de entrada e um conversor CA para CC na frente do CII.

A figura 8.16 mostra a tensão de referência e a seleção de escala desta interface. O MC14433 pode cobrir de 0-199,9 mV ou 0-1,999V. As escalas dependem do nível da V_{REF}. Quando B5 da porta 1 está baixo, as chaves 5 e 6 estão nas posições mostradas. Isto fornecera 2,000V para V_{REF} e colocará a constante de tempo de integração com um resistor de 82K Ω. Com B5 = 0, V_{REF} é 0,200V e o tesistor de integração é 10K Ω.

A figura 8.17 ilustra o subsistema em termos simplificados. SW1 e SW2 representam a seção de seleção de ganho. Como mostrado, o ganho é 1 e nenhum circuito divisor está habilitado. Quando um relé de entrada está fechado (controlado através de CI9), a tensão de entrada daquele canal é enviada diretamente para a entrada de CI1 através de um resistor de IM \$2. Se a interface está para CC e ganho de 1, um sinal de entrada, 1,400V no canal 3 poderá ser lido diretamente como 1,400V pelo chip DVM. Se, entretanto, fosse aplicado repentinamente 150V, este seria seguro por Z1 e Z2, que protegem CI1. O dado lido pelo computador indicará uma condição de fora de escala porque a entrada estará presa em 4V.

Fechando SW1 ou SW2 forma-se um divisor que permite ao computador les estas tensões mais altas. Um divisor 10:1 é formado pelo fechamento de SW1. O resultado é um divisor formado pelo resistor R1 de 1M Ω , e um resistor R2 de 111K Ω para terra. O programador deve ter em mente que um divisor foi usado naquele camá e a resposta deve sei multiplicada por 10.

Fechando SW2 forma-se um divisor 100:1. A matemárica é a mesma exceto que o resistor (R3) é agora de 11,11K \$2. Uma entrada de 8V torna-se 0.380V e uma entrada de 150V torna-se 1,500V. Obviamente, a seleção apropriada da excela é necessária para maximizar a resolução.

Uma vantagem adicional desta interface é a capacidade para entradas CA. Isto é possível pela samples conversão do sinal CA para CC após a saída da seção do divisor. Cló e Cl7 funcionam como chaves de um pólo, duas posições para chavear a entrada ou saída de sinal do conversor. O conversor real CA para CC está mostrado na figura 8.18. Exte componente é conhecido como conversor RMS (Roo) Mean Square). Se você aplicar nele um sinal CA de 1.0V de pico, dará uma saída CC de 0,707V. Esta é a técnica usada em muitos multimetros digitais. Este também é o modo como nós comumente expressamos tensões CA. Pos exemplo, a tensão de 115CA de nossus casas é uma tensão 115V RMS. O pico é em torno de 176V. O conversor passa CA e CC porque não existe nenhum capacitor na entrada. Se este for inadverudamente chaveado para um sinal CC, este multiplicara a leitora por 1,414.




Figura 8.16 Circuito modificado para a tensão de referência e constante de tempo de integração para o voltimeiro digital.




Figura 6.17 Seções condicionadas de entrada do DVM.




Figura 8.18 Diagramu esquemático de um conversor CA para CC.

Exercitando a interface com um módulo exercitador software

A interface está ligada ao PAZ através das portas de E/S. Utiliza 10 bits de entrada e 8 bits de saída para operação completa. Elas são arbitrariamente esculhidas como portas 1 e 4 para esta descrição. A escolha dependerá de que endereço você ligar quando configurar o PAZ. Estas portas não foram usadas para nada na descrição original e será necessário adicionar o hardware apropriado. Em suma, são as seguintes necessidades de E/S para a interface DVM (voltimetro digital):

Byte de saída de comando (saída da porta 1)

B7	EC habilitado ou desabilitado	Desabilitado = 1, habilitado = 0
В6	Seleção de CA ou CC	CA = 0; $CC = 1$
B5	Escala 2,0V ou 02,V	2.0V = 0, 0.2V = 1
B4 B3	Codificação do graho	0.0 = X1 0.1 = X10 1.0 = X100
B2 B1 B0	Codificação do canal	canais binārio 0-7

Byte de entrada de status (entrada da porta 4)

B7	
B6	
B5	não utilizados
B4	
B3	
82	
BI	fora de escala
BO	fim de conversão

Byte de entrada de dados (entrada da porta 1)

B7 B6 B5 B4	19 digita 29 digita 39 digita 40 digita	habilitação de dígito
B4	49 digito	
B3		
BZ	valor BCD	
BI		
BO		

Quando B7 = 0 então:	Bé	
	BS	não utilizado
	B4	
	B3	valor de 1/2 dígito
	B2	polandade
	81	não utilizado
	B0	bii de status de auto-escala

Esta interface usa um módulo exercitador de software para reduzir a complexidade de hardware. O programa não é curso um módulo exercitador de comunicações. Para obter efetivamente o dado da interface, o computador deve ser sincionizado com o chip DVM e deve executar uma sequência de operações específicas para demultiplexar o fluxo de entrada de dados.

O programa que faz a interface e armazena os valores do chip DVM é escrito como uma sub-rotina. Todas as informações necessárias para a apropriada execução do módulo exercitador estão no par de registros DE na hora da chamada. Seu conteúdo dirá à interface qual canal ligar, se este será CA ou CC, e qual VREF e ganho utilizar. Um canal é verificado toda vez que a sub-rotina for chamada.

A informação colocada no par de registros DE na hora da chamada é o byte de saída de comando (saída da porta I) e cada bit tem o destino listado antenormente. A única diferença é que o bit ? (o bit de habilita/desabilita para o conversor A/D) é enviado como um lógico D quando faz a chamada. O módulo o colocará na condição de habilitado após tê-lo posto no devido relé e aguardado um retardo de I,3 ms. A demultiplexação da saída do chip DVM é direta. Após a chamada, as saídas para a interface fecham as chaves apropriadas, e o processador central enita em um ciclo de espera do sinal de fim de conversão. Quando isto acontece o programa sabe que os próximos 4 digitos de dados é o que quer o processador. O chip DVM liga cada uma das línhas de seleção de digito sucessivamente, e o programa grava o valor das 4 línhas de dado BCD de cada vez. Este obtém os bits de status e polandade a partir do MSD do hyte 1/2 digito e reformata, e armazena o valor da tensão de entrada em 4 bytes da memória. Os 3 digitos inteiros são armazenados na notação BCD e ocupam 3 bytes. O 1/2 digito, polandade e indicação de fora de escala estão localizados no quarto byte. A polaridade é indicada através do MSB. Uma leitura positiva corresponde ao lógico 1 e uma negativa ao lógico 0. O vulor do 1/2 digito só pode ser 0 ou 1 e ocupa o LSB da quantidade. A indicação de fora de escala é manuseada com uma pequena mampulação de programa. Se o modulo deteta que a leitura da entrada não está dentro da escala este coloca o equivalente do +2 no hyte de 1/2 digito. Obviamente, esta é uma condição ilegal para um DVM capaz apenas de contar ate 1999. O programodor usando este dado armazenado poderá verificar os limites do dado antes de agit sobre ele

Quando o módulo completa sua operação, terá ativado uma leitura de 3-1/2 digitos armazenando-os como 4 bytes em uma tabela especial na memoria. Os 8 canais de dados constituem uma tabela de 32 bytes. A posição de um determinado canal de dados é encontrada através de uma amples expressão:

Os 4 bytes de dados iniciam na posição de memória

onde L = endereço inicial da tabela de memôna N = número do canal (1 a 8)

A figura 8.19 é a listagent do programa que exercita esta interface DVM. Quando notado, este ocupa menos do que uma página da memória.

Nota: Deve-se ter em monte e precincia quando se medir tinais CA com esta interface. O terra da interface DVM é o musmo do computador; um curtocircuito de potencial existiré, a menos que a fonte de computador ou a tendo medida sejam isolados.

```
0100 *
0110 4** MC14433 DRIVER CONVERSOR AZD DE 3 1/2 DIGITOS
0450 *
0125 # REU, 1-9
0130 *
                                NUM-DO PORTA DE ENTRADA DE DADOS
              EQU
0140 DIP
                   A.
              ERU
                                NUMEDA PORTA DE ENTRADA DE STATUS
                   4
0150 SIP
                                NUM-DA PORTA DE SAIDA DE COMANDO
016U COP
              EWU
                   d
                                HARILITA ENTRADA ECC
                   2001
D170 EEOC
              EQU
                                DESABILITA ENTRADA EOC
G-180 DEOC
              EQU
                   000
0190 *
0500 ×
0210 * BUFFERS DE DADOS DOS CANAIS
0220
                   nonnna
0230 CHANO
              OW
0240
                   DOUDOD
              DW
              DW
                   0000000
0250 CHAN1
              DW
                   000000
0260
0270 CHAN2
              DW
                   0000000
0280
              DW
                   000000
0290 CHAN3
              DW
                   0000000
              DW
                   0000000
0300
0310 CHAN4
                   000000
              DW
                   000000
0350
              DW
0330 CHAN5
              DW
                   000000
              DW
                   DOGGGG
0340
                   000000
0350 CHAN6
              DW
              DW
                   000000
0360
```

Figure 8.19 Listagem de um programa em linguagem assembly que exercite o volvimetro digital.

```
0370 CHAN7 DW 000000
0380
         DM 000000
0390 *
U400 * BUFFER DE DADOS INTERMEDIARIOS
0410 *
                             NUM. DO CANAL EM CURSO
0430 CHAN
            DB
                  DOG
                            COMANDA PARAMETRO DO CANAL
0440 CCP
            DW
                  000000
0460 *
0470 *
0480 WWW INICIA CONVERSOR A/D
0490 *
0550 *
0560 START LD
                  A.E
0570
            LD
                  (CCF),A
                 007
0580
            AND
            LD
                  (CHAN), A
0590
            LD
                 IX, CHANO
D600
0940
            LD
                 0.0
                  E.A
            LD
0920
                            CALCULA DIFERENCA DE BUFFER
                 E
             SLA
0930
                 E
0940
            SLA
                IX-DE
0950
            ADD
0960 *
8970 * SELECIONA CANAL E INICIA CONVENSAO
0980 *
                           SETA CICLO DE CONTAGEN
            LD 8.3
0985
                 A, (ECF)
0990 SESE
            LD
                 COP
                            SELECIONA CANAL
            THE
1000
             CALL DELAY
1005
                 EEOC
                           HABILITA SAIDA EOC
1010
             OR
                           COMANDA CONVERSOR A/D
            OUT COP
1020
1030 *
1040 * ESPERA POR EOC
1050 *
                           LE STATUS DO CONVERSOR
            IN SIP
1040 WEOC
                             TESTA PARA COC
1070
            BIT HA
                            SALTA SE NAO OK
                  Z.WLOC
             JR.
1080
            DJNZ SCSC
1085
                             TESTA PARA SOBRE ESCALA
           BIT
                  1-0
1090
                            SALTA SE VERDADE IND
                 NZ-OVER
1100
            JR
1110 #
1120 * TERMINO DA CONVERSAO; PROCESSA PRIMEIRO DIGITO (MSD)
1130 W
                             SELECIONA DIGITO 1
            FD B'500
1140 MSDD
                             ESPERA E LE DIBITO 1
1150
             CALL RDIG
             CPL
1160
             RRCA RIGHT
                             POSICIONA VALOR DO DIGITO
1170
1180
             RRCA
1190
             RRCA
                             ISOLA
             AND
1200
                 73
                            INICIALIZA BYTE DE STATUS
                 E. 0
             LD
1210
                             TESTA POLARIDADE
             BIT 2.0
1220
             JR NZ, MSD3
                            SALTA SE POSITIVA
1230
                            CARREGA SINAL DE POLARIDADE
             LD E.200
1240
1440 #
1450 * SALVA MSD E POLARIDADE
1460 #
                             SOMA SINAL POLARIDADE A MSD
             OR
                E
1470 MSD3
                (IX+0)+A SALVA NO BUFFER DE DADOS
             LD
1480
1500 %
1510 * PROCESSA SEGUNDO DIGITO
1520 *
```

199

```
SELECIONA DIGITO 2
1530
              RRC
                   B
                               ESPERA E LE DIGITO
              CALL ROIG
1540
                               ISOLA
1550
              AND
                   017
                               ARMAZENA SEGUNDO DIGITO
              LD
                   (1X+1),A
1560
1570 *
       PROCESSA TERCETRO DIGITO
1580 ×
1590 ×
                               SELECIONA TERCEIRO DIBITO
1600
              RRC
                               ESPERA E LE DIGITO
              CALL RDIG
1610
                                ISOLA
1620
              AND D17
                               ARMAZENA
                   (IX+2) .A
1630
              LD
1640 #
       PROCESSA QUARTO DIGITO
1650 #
1660 #
                                SELECIONA QUARTO DIGITO
              RRC
                   B
1670
              CALL ROIG
                                ESPERA E LE DIGITO
1680
                                ISOLA
1690
              AND 017
                               ARMAZENA
              LD
                    A. (E+XI)
1700
1710 RAPUP
              RET
1720
       CARREGA VALOR DE SOBRE ESCALA 2000 NO BUFFER DE DADOS
1730
1740
                                CARREGA VALOR DE MSB
                   1.2
1750 OVER
              LD
                    (IX+O),A
1760
              LD
1770
              XOR
                   A
                                CARREGA VALORES DE LSD
              LD
                    (IX+13+A
1780
                    (IX+2) -A
1790
              LD
                    A.(E+XI)
              LD
1800
                    RAPUP
1810
              JR
1870 *
1880 #
       ROTINA DE LEITURA DE DIGITO
1890
1900 #
                                LE BYTE DE DADO
                    DIF
              IN
1910 RDIG
                                CONVERTE PARA LOGICA ALTA
              CPL
1920
                                SALVA COPIA
                    D.A
1930
              LD
                                TESTA SE DIBITO OK
              AND
                    B
1940
                                SALTA SE NAO
                    Z.RDIG
              JR
1950
                                RESTAURA REGISTRO A
1960
              LD
                    A.D
                                RETORNA A QUEM CHAMOU
              RET
1970
              LD
                    C.3/7
1980 DELAY
              DEC
                    C
1990 DELT
                    7
              RET
2000
```

DEL1

JR

Aplicações

2010

Sinto que a aquisição de dados é uma aplicação natural para o PAZ. A interface descrita solma pode ser usada em um sistema de aquecimento solar para monitorar e gravar os dados pertinentes. Usando as facilidades do monitor PAZ e a rotina da interface DVM, pode-se utilizar uma DATA LOGGER (registrador de dados) de 8 canas. Em geral, tudo que seria necessario é um programa supervisor que chame o DVM 8 vezes para obter as entradas de 8 sensores. Este então cologa os limites da tabela de memória para uma sub-rotina de saída serial e armazena as leituras em um cassete. Isto pode ser feito continuamente ou em intervalos de tempo. O sistema poderá inciuir um relógio de tempo real, dessa forma as leituras e o tempo em que elas ocorreram poderão ser gravados.

Relógio de tempo real

Se o PAZ for utilizado para aquisição de dados críticos ou controle de funções, deve-se considerar a sincronização de tempo real com o evento do processo. Uma simples definição de sistema de tempo real é a que responde à necessidade de ação em um período de tempo proporcional à urgência da necessidade. Isto recai no fato de que o computador deve ser capaz de executar uma ação específica em um tempo específico. Para isto ocorrer, o computador deve ser capaz de contar o tempo.

Nos podemos realizar isto através de aplicações em hardware ou software. A técnica mais simples é utilizar um circuito de relogio (figura 8.20) para prover o tempo para a linha de interrupção não mascarável do processador central. Isto pode ser a cada 60, 10, ou 1 segundo, como sugerido no esquemático. Quando o computador reconhece a interrupção, primeiro salva todos os registros do programa que estava executando, e então trata da interrupção de tempo real. Freqüentemente, a primeira ação é incrementar um contador interno que maintêm controle da hora de interrupção. Normalmente este é um valor equivalente ao número total das batidas do relógio, se em segundos ou milissegundos. Uma vez que este intervalo regular tenha sido estabelecido, é fácil para o computador executar as funções de tempo real.

A resolução do relógio em milissegundos parece maior e torna o intervalo de tempo extremamente mais apurado. Entretanto, ou duvido que muitos construtores do PAZ queiram utilizar tal interface devido à complexidade do software envolvido. Prefiro uma interface que seja fácil de montas e de ses usada.

Essencialmente, o tipo de sistema de tempo real mais adequado aos possuidores do PAZ tem uma resolução de provavelmente 1 minuto em vez de 1 ms. Também, esta é melhor se tiver de ser lido diretamente em horas e minutos em vez de um total da contagem do relógio. O computador não tem de reconhecer a atualização do relógio ou varrer os flags de status. A primeira vista, isto pode parecer não ser muita coisa, mas algumas suo-rotinas podem usar até 10% do tempo do processador tratando uma interrupção de milissegundo.




Figura 8.20 Gerador de base de tempe para um môdulo de interrupção de relógio de tempo real.


Um velho chip refogio para nos socorres

O modo mais fácil de se obter uma entrada de hora em hora e minuto a minuto é interfacear o computador com um chip relógio MOS/LSI similar aqueles encontratos em mintos relógios digitais. Existem duas aproximações a um projeto de interface de relógio: um método é deixar o circuito de relógio operar independentemente do computador, ligado de forma que o computador possa monitorar as linhas de saída e extrair o valor da hora a qualquer tempo. O software necessário para este método teña muito parecido com o da interface DVM descrito anteriormente. O outro método, que prefiro, porque envolve menos software. É dar ao computador completo controle sobre o fluxo de informação do relógio de maneira síncrona.

A figura 8.21 mostra esta interface de relógio. Este circuito, manualmente acertado para manter sua simplicidade, é dirigido ao computador. O circuito básico de 4 chips consiste de um chip relógio de saída digital MM5312.4-dígitos BCD/7 segmentos, um gerador de base de tempo MM5369, e dois buffers MOS para TTL para enviar dados para o processador.

A hora é colocada no chip através do aterramento das linhas de slow (lento) e fast (rápido), pinos 14 c 15. Para saber o que está sendo colocado, você deve ler a interface ao mesmo tempo, e mostrar a hora no display de endereço hexadecimal de 4 dígitos, já incluído como parte da expansão do PAZ. A hora é lida através da interface como

números BCD. As 8 linhas de entrada para o computador são ligadas em uma porta de entrada paralela de 8 bits, são divididas em 4 linhas de habilitação de digito e 4 linhas BCD de valor de digito. O dado aparece como um digito habilitado e um número associado BCD. Os décimos de minuto são lidos de BO a B3 quando B5 está alto (B4, B6 e B7 estão baixo). Da mesma forma, BO a B3 conterá a quantidade dos décimos de hora quando B7 estíver alto. A lógica da interface permanecerá em um determinado digito até que seja instruída para proceder o próximo dígito. A seqüência está sobre controle de programa e utiliza um bit de saída de uma determinada porta paralela.



Pigura 8.21 Diagrama esquemático de uma intertace de retógio de tempo real.

a) Usando um chip de relógio digital MOS.

b) Com bateria sobressalente.

A figura 8.22 mostra como a linha do multiplexador é controlaria nesta aplicação. Um bit de uma porta de saída é usado para pulsar o pino de entrada 22 do multiplexador. (Tudo o que se precisa é um pulso de 1 ms. Como ema alternativa, um one-shot pode ser gatifiado por uma linha de strobe decodificada de uma porta não ligada.) A qualquer tempo, 1 das 4 linhas de habilitação de digito estará baixa e um valor do digito estará nas linhas de saída BCD. Simplesmente determine que digito é este e armazene o valor. Em seguida nos pulsamos a entrada do multiplexador para habilitar o próximo digito e salvá-lo também. É concebível que isto leve somente 4 interações deste procedimento para se obter a leitura completa dos 4 digitos. Se você prefere uma aproximação mais ordenada, você pode seguir o fluxo do programa descrito na figura 8.23. A única diferença é que este espera até que o chip circule para o inicio antes de armazenar as leituras.




Figura 8.22 Següência de temporização para o display do circuito da figura 8.21.




Figura 8.23 Finxograma do programa para o carcuito da figura 8.21

CAPÍTULO 9

CONSTRUA UM TERMINAL TRC

Terminal TRC versatil de baixo custo

Este capítulo descreve o projeto de um terminal TRC (Tubo de Raio Catódico) de baixo custo. Dois componentes MOS/LSI da Standard Microsystems Corporation reduzem o número de partes necessárias para um terminal TRC aumentando ainda sua capacidade.

Os dois componentes, o CRT 5027 temponizador e controlador de vídeo e o CRT 8002 controlador de símbolos do display de vídeo, fornecem virtualmente todo o circuito para a parte de display do terminal TRC (veja apêndices C8 e C9 para específicações).

O terminal é projetado para funcionar soziobo e comunicar se com qualquer sistema de computador via uma interface RS-232C. Se, no PAZ expandido, o display hexadecimal de o caracteres for inadequado, então você tem somente que construir esta unidade e ligil-la na porta serial já montada.

Descrição dos componentes

O CRT 5027 contém a lógica necessária para gerar todos os sinais de temporização (sincronização vertical e horizontal, restauração de endereço de memória paginada etc.) requisitados por um terminal TRC. O formato completo do display incluído entrelace/não entrelace, caracteres por linha, linhas por quadro, varredura por linha, largura de pulso de sincronização horizontal e temporização programável pelo usuatio para todos os formatos standard e muitos não standard.

Apesar do CRT 5027 ser estruturado basicamente para uso com seu proprio microprocessador, este projeto descreve um "terminal burro" usando uma PROM de baixo custo e lógica TTL standard para substituir o controle do microprocessador. Mesmo aumentando o número de partes, este projeto resulta em um terminal alfanumérico/gráfico de alta qualidade e baixo custo.

O CRT 8002 fornece uma matriz de pontos de 7 X 11, ROM geradora de 128 caracteres, e um registro de deslocamento de cursor de video de alta velocidade. Este inclui também funções como sublinhar, piscar, mudança de video, espaço em branco e sobre escrita. Adicionais modos gráficos: largo e fino permite a criação de desenhos de linhas, formas e símbolos gráficos únicos.

Descrição do terminal

Como em muitos projetos eletrômicos, um terminal TRC envolve um largo número de performance e custo. Um formato de tela de 16 tinhas de 64 caracteres por linha foi selecionado para minimizar as necessidades de memórias (1K bytes) e manter a frequência de video dentro dos limites de baixo custo dos monitores de video. Uma linha de 80 caracteres não somente aumentaria a frequência de video abaixo da banda de muitos monitores de haixo custo, como também aumentaria a necessidade de memória. Da mesma forma, maior número de linhas por página aumentaria a necessidade de memória, a menos que seja reduzido o número de caracteres por linha.

Em muitas aplicações de microprocessadores, a memoria de página é partilhada com o processador através da via de dados. Nesta aplicação, a memória de página é usada estritamente pelo TRC com entrada de dados, caracter por caracter, sincronamente na posição do cursor.

Gráficos completos ou atributos podem ser selecionados em uma base caracter por caracter usando palavras de controle na via de entrada de dados. A figura 9.1 mostra um diagrama de bloco do terminal.




Figura 9.1 Diagrama de bloco de um terminal TRC de baixo custo.

Formato do caracter

O CRT 8002 necessita no mínimo de um bloco para caracter de 8 X 12 para formar seu caracter hásico de 7 X 11 e para fornecer linha e espaço de caracter. Entretanto, a fim de permitir enquadrar um caracter completo em uma representação de vídeo reverso, o bloco de caracter horizontal deve ser aumentado para 9 ou 10 pontos. Pola mesma razão, alocando 13 linhas por caracter permitirá muito bem o enquadramento em cima ou em baixo.

Com as varreduras básicas de TV de 60 Hz (vertical) e 15,750 Hz (horizontal), existem 15.750 : 60 = 262,5 linhas por quadro. Como operações de não entrelace necessitam de um número par de linhas, uma frequência horizontal de 15.720 Hz é utilizada. As 16 linhas multiplicadas por 13 linhas de varredura por linha resultam em 208 linhas de dados mostrados. As 54 linhas remanescentes serão automaticamente colocadas em branco pelo CRT 5027 e formarão as margens superior e inferior.

Para permitir murgens esquerda e direita tanto quanto tempo de retraço, um total de vezes para 80 caracteres é alocado por linha. Um bom procedimento é fazer com que o número multiplicativo do caracter seja 25% maior do que o número real de caracteres mostrados.

A frequência do clock de vídeo é calculado da seguinte forma:

10 (pontos por caracter) X 80 X 15,720 Hz = 12,576 MHz.

Veja a folha de operação na tabela 9.1.

	MATRIZ DE CARACTERES HORIZONTAIS (Número de Pontos) MATRIZ DE CARACTERES VERTICAIS (Número de Linhas da Varredura Horizontal) BLOCO DO CARACTER HORIZONTAL (Passo 1 + Espaço Horizontal Desejado = Nº de Pontos)	7 11 10
4.	BLOCO DO CARACTER VERTICAL. (Passo 2 + Espaço Venica) Descisão = Nº de Unhas da Varredura Horizontal)	13
5.	FREQUENCIA DE ATUALIZAÇÃO DE QUADRO (Na)	60
	NUMERO DE LINHAS DE CARACTERES	10
7.	NÚMERO TOTAL DE LINHAS DE VARREDURA (Passo 4 + Passo 6 = Nº de Linhas da Varredura Horizontal)	208
R.	RETARDO NO SINCRONISMO VERTICAL (Nº em Linhas Horizontais)	26
9.		3
10.	RETARDO NA VARREDURA VERTICAL (Nº em Linhas da Varredura Horizontal; T = 1.59 ms*)	25
11.		262
	PREQUÊNCIA DA LINHA DE VARREDURA HORIZONTAL (Passo 5 + Passo 11 = Frequência em Hz)	80
	RETARDO NO SINCRONISMO HORIZONTAL (N°C em Unidade de Tempo do Cameter T = 4,77 μs **)	6
15.	SINCRONISMO HORIZONTAL (Nº em Unidade de Tempo de Caracter; T = 5.57 µs**)	7
16.	RETARDO NA VARREDURA HORIZONTAL (Nº em Unidade de Tempo de Caracter, T = 2,38 με **)	3
17	UNIDADES DE TEMPO DE CARACTER EM UMA LINHA DE VARREDURA HORIZONTAL TOTAL	Viri
	(Some or Passas 13 a 16)	2476
10	FREQUÊNCIA DO CARACTER (Passo 12 X Passo 17 = Frequência em Mila) FREQUÊNCIA DOS PONTOS (Passo 2 X Passo 18 = Frequência em Mila)	12.576
	THE CONTRACTOR OF STREET AND ADDRESS OF THE PARTY OF THE	

^{*} Intervalo vertical


Tabela 9.1 Folha de operação do CRT 5027 para um formato de tela não entrelaçada de 64 caracteres por lindea, 16 linhas,

Programando o VTAC (Video Timer and Controller)

O CRT 5027 VTAC (temporizador e controlador de vídeo) é programado pelo usuário para todas as temporizações e formatos necessários. O dado programado é armazenado em um chip de 9 registros. Embora um microprocessador possa facilmente fornecer o dado programado, uma PROM de baixo custo é utilizada para esta aplicação. Os 9 registros são programados como a seguir (veja tabela 9.2):

^{**} Intervalo horizontal

REGISTRO 0: Este registro contém o número de "vezes caracteres" para um período horizontal, e é normalmente 1,25 vezes o número de caracteres por linha, neste caso 64 X 1,25 = 80. Como o contador interno é inicializado em zero, o número atual no registro é 80 - 1 = 79.



REGISTRO 1: Este possui 3 campos:

- 1) Bit 7 um para entrelace, zero para não entrelace. Neste exemplo selecionamos operação de não entrelace.
- 2) Bit de 3 a 6 programam o numero de "vezes caracter" para a largusa do pulso de sincronização horizontal. Este parâmetro é dependente do monitor e é tipicamente de 5 μs. Por existir 80 "vezes caracter" para uma varredura horizontal de 63,6 μs (1 ÷ 15,720), cada vez de caracter é 0,801 μs; 7 "vezes caracter" será usada para gerar um pulso de 5,56 μs.
- 3) Bits de 0 a 2 posicionam a entrada horizontal. Estes posicionam o dado horizontalmente. As especificações do monitor determinação a programação inicial, embora algumas experiências possam ser necessárias para centralizar exatamente o mostrador. Seis "vezes caracter" san selectionados para isso.



REG #	ENDERECO AS AD	FUNÇÃO	BIT	HEX.	DEC.
0	0000	CONTADOR DA LINHA HORIZ 80	0 1 0 0 1 1 1 1	4F	79.
1	0001	ENTRELACO LARGURA DO SINO, HORIZ 7 RETARDO DO SINO, HORIZ 6	0011110	3E	62_
2	0010	VARREDURA POR LINHA 13 DE DADOS 44	XIIVECCI	63_	99
3	0011	ESPAÇO ENTRE CARACTERES LINHAS DE DADOS	100001111	gF	143
4	0100	VARREDURA POR QUADRO 262	00000011	_03_	_3_
5	0101	COMECO DO DADO VERTICAL 3+ RETARDO DA VARREDURA VERTICAL RETARDO DA VARREDURA	0 0 0 1 1 1 0 0	_10_	28
6	0110	ÚLTIMA LINHA DE DADOS MOSTRADA I= LINHAS DE DADO)	X X 0 0 1 1 1 1	_0F_	_15

Tabela 9.2 Fofba de operação de programação dos registros do CRT 5027 para um formato de tela 16 X 64.

Registro 2: Este possui dois campos:


1) Bits de 3 a 6 (bit 7 não é usado) possuem o número de varreduras por caracter. Neste caso, nós definimos o caracter como 10 X 13, então é utilizado o binário equivalente de 13 - 1 = 12 (todos os contadores do CRT 5027 começam em 0, não em 1, então a programação dos contadores será sempre menos 1 do que o número).

 Bits de 0 a 2 contém um código de 3 bits para o número de caracteres por linha. Das folhas de dados do componente temos que o código para 64 é 011.



Registro 3: Este possui dois campos.


- Bits 6 e 7 retardam o cursor e a sincronização para permitir os retardos de propagação do gerador de caracteres e da memória programavel.
- Bits de 0 a 5 definem o número de linhas de dados, começando com o binário zero para uma linha. Será programado como 16 1 = 15.




Registro 4: O registro 4 possul o número de linhas rastreadas por quadro. Para o modo não entrelace este número deriva da fórmula (N 256): 2 3.




Registro 5: Esta contém o número de linhas rastreadas entre o início do pulso de sincronização vertical e o início do dado (sincronização vertical + parte não vis/vel). Este tempo deve ser longo o suficiente para permitir o tempo de retraço completo do morator e permitir o posicionamento vertical do display. Nos usaremos aqui 28. A parte visível sera calculada pelo CRT 5027 como 262 (13 X 16) – 28 = 26.



Registro 6: O registro 6 e o registro de rascueho, é programado com o número da linha de dado a ser mostrada. Quando queremos inicializar o CRT 5027, este será programado como o registro 3 (bits 6 e 7 não são utilizados).



Registro 7 e Registro 8: Estes registros possuem o número do caracter do cursor e o número da linha, respectivamente. Quando se quer posicionar inicialmente o cursor no canto esquerdo superior, ambos registros serão inicializados com zeros. A mudança subsequente da posição do cursor será dada como descrito na "operação do circuito".



Registro 8

Descrição do circuito

Referendo-se à figura 9.2, os componentes CHA, CHB e CI4 fornecem o clock de ponto do video (12,58 MHz) e o clock de caracter DCC, o qual é o clock de ponto: 10 (cada caracter tem 10 pontos de largura). O clock de ponto de video determina a taxa real do dado de video. O clock de caracter determina a velocadade que cada caracter é endereçado. O CI6A é um buffer de entrada do clock de ponto do CRT 8002. Um resistor de pull-up é usado na saida para garantir o nivel lógico 1 da entrada VDC.

O comando LOAD carrega a informação de registro da PROM CI7 para o CRT 5027. A capacidade do CRT 5027 de seu autocarregar é utilizada para varrer automaticamente os endereços da PROM. O LOAD é gerado automaticamente pelo CIID ao ligar-se o sistema.

Por causa da estrutura de via do CRT 5027, a informação da posição do cursor é carregada na mesma via como o registro de dado. Os selecionadores de dados, 3 estados, CH4 e CH5 selecionam o dado da posição X do cursor a partir do contador CH8 e CH7, ou o dado da posição Y do cursor a partir de CHD. Os CH2 e CH3 selecionam o modo de endereçamento para o CRT 5027. Três modos são utilizados: "sem autocarregamento" para carga de registro, carrega posição X do cursor e carrega posição Y do cursor.

Os Cl's de 16 a 21 decodificam o modo do atributo e controles do cursor da via de dados ASCIL. Se atributos gráficos ou especiais não são desejados, os Cl's 16, 17 e 21 não são necessários. Da mesma forma, se os controles de cursor forem possíveis diretamente, a decodificação destes não será necessária. Os Cl's 19 e 20 são PROMs de 256 × 4. Suas programações são de acordo com as necessidades do osuário. A programação usada neste terminal está mostrada na tabela 9.3. Quando uma tecla designada como atributo ou tecla de modo for pressionada, a palavra de controle apropriada será colocada no Cl21, todas as entradas de dados subsequentes terão aquela palavra carregada nos 4 bits superiores da memoria programável. Isto permite que o atributo ou o modo sejam mudados em uma base caracter por caracter. O Cl18 e um decodificador de 2 para 4 e é habilitado quando um controle de cursor do tipo retorna à posição anterior, retorno de linha/salta linha, ou † for decodificado, formecendo o movimento apropriado do cursor.

Pode-se usar técnologia TTL ou TTL baixa potência, entretanto recomenda-se Shottky TTL para o Cl6 devido ao rapido tempo de subida necessário para a entrada de clock.

Operação

Depois de ligar, deve-se apertar "CONTROL Q" para colocar o sistema no modo normal. Apertando a tecla SPACE e FRASE simultaneamente se impara a tela. Todos os caracteres apertados serão mostrados normalmente. Se outros atributos ou gráficos são desejados, o código do controle apropriado deve ser entrado. Este caracter não será mostrado nem faz com que o cursor se mova na tela, mas entrará com um novo comando. Os modos podem ser trocados para cada caracter. O movimento do cursor pode ser decodificado da entrada ASCII pela tecla de controle como indicado na tabela 9.3.

Programação PROM

Teclado	Função	Endereço	PROM 1 Saida	PROM 2 Saida
		76543210	$D_1D_2D_3D_4$	$D_iD_jD_jD_s$
Return	Retorno do carro	00011011	0011	1000
LF	Alimentação de linha	00010101	1011	1000
Control H	Cursor à esquerda	00010001	0111	1000
RS	Cursor para cima	00111101	1111	1000
US	Corsor à direita	00111111	1111	1010
Control Q	Atribute normal	00100011	1111	1011
Control W	Pisca	00101111	1011	1011
Control E	Sublinha	00001011	0111	1011
Control R	Reverso	00100101	0011	1011
Control T	Modo externo	00101001	1101	1011
Control Y	Grafico fino	00110011	1100	1011
Control U	Gráfico largo	00101011	1110	1011
PROM	A contract of place of		0011	1110




Figura 9.2 Diagrama esquemático de um terminal de baixo custo usando o CI 5027 e CI 8002.




Figura 9.2 Continuação

O resto do sistema

A figura 9.3 moscra o circuito necessário para se ter uma interface RS232-C. O uso de integrados MOS de larga escala de integração reduz o número de integrados a um mínimo.

Um codificador para teclado do tipo KR2376 (CII) codifica e retira o bounce (centelhamento da chave) das chaves e entrega o caracter codificado em ASCII para o COM 2017 UART (veja apêndices C6 e C7). O UART um troca faz a interface serial. A razão da frequência dos dados é programável através das chaves na entrada do COM 8046 que é um gerador de razão de dados (veja apêndice C10).

Variações do terminal

O terminal descrito pode facilmente ses modificado para uma grande variedade de outros formatos de tela. As seguintes mudanças são necessárias para 80 caracteres por linha para 24 linhas.

- Varredura honzontal 312 linhas, frequência honzontal de 20.220 Hz.
- 2) A frequência do oscilador de vídeo é calculada como 9 (pontos por caracter) × 100 (caracteres por linha) × 20.220 = 19.198 MHz. Note que 9 pontos por caracter foi selectorado em vez de 10, com 10 terramos uma frequência de 20.2 MHz, que está além da máxima frequência aceita pelo CR1 8002A. O CI4 deve ses preparado para dividir por 9 em vez de 10.
- 3) 1K hyte adicional de memória de página é necessário. A figura 9.4 mostra as ligações de endereço necessários.
- 4) A programação dos registros do CRT 5027 é mostrada nas tabelas 9.4 e 9.5.





Figura 9.3 Diagrama esquemático de uma interface RS 232-C para um terminal de video.



Pigum 9.4 Sativena de mepeamento de menunha para um formato de tela de 24 % 80.

1	Matriz de Caracteres Horizon tais			
	(Número de Pontos)	7	(Sorra de Passo, de 7 a 10 - Número em Linhas	336
2	Miniriz de Goracteres Vertisals	11 4	em Varredura Horizontal)	310
	(Número de Linhas da Vorredam Horscurita)	-	 Frequência de Linha de Varredura Horizontal (Passo 5 X Passo 11 → Frequência em Hz) 	20,220
3.	Bloco do Caracter Horizonta	9 .	3. Número de Coracteres por Linha Horizonte	20,220
	(Pass) 1 + Espaço desejado na Horizontal - Nº de Pontos)		4. Retardo no Sincroniamo Horizontal	-
4	Bloco de Caracter Vertical		(Número em Unidade de Tampo de Caracter:	
	(Passo 2 + Espapo desejado na Vertical — N9 mi	310	$T = 1.48 \mu s^{+4}$	_3_
	Linhas de Varniduca)	-60 3	5. Sincronismo Horizontal	
5.	Frequência de Atualização de Quadro (Hz)	274		
8	Número de Linhas de Caracteres	-	INúmero em Unidade de Tempo de Caracter. Τ = 4.94 μs ⁴⁴)	10
1	Número Total de Linhas de Varredora			-
	(Pasto 4 X Passo 6 = Numero de Linhas	1	** ************************************	
	du Varradura Horizontal	3/2	(Número em Unidade de Tempo de Caracter;	7
8	Retarea do Sincronismo Vertical	2 .	$T = 3.46 \mu s^{KR}$	-
	Numero em Linhas Horizontals	_3 1		
Đ.	Singranismo Vertical		Linha de Varredura Horizontel Total	100
	Número em Linhas de Varredura Harizontal.	9 6	(Some of Passon 13 a 16)	100
	$T = 148,3 \mu s^{*}$	_3_ 1		20220
10.		44	(Passo 12 X Passo 17 = Frequência em MHz)	Mark and
	(Númiro em Linhas de Varredura Horizontal;		et transference and other	18,175
	Τ = 890,2 με*)		(Passo 3 X Passo 18 = Frequência em MHz)	18013
		1	* Intervalo Vertical	
			A CONTRACTOR OF THE PARTY OF TH	

Intervale Honzontal

Tabela 9.4 Folha de dados do CRT 5027 para uma tela de formato não entrelaçado de 80 colunas por 24 linhas.

Nº REG.	ENDEREÇO	FUNÇÃO	BITS	HEX.	DEC
0	0000	CONTADOR DA LINHA HOR. 100	G I I D G D 1 1	63	99
4	0001	ENTRELACO 0 LARGURA DO SINCRONISMO HORIZONTAL 10 RETARDO DO SINC. HOR. 3	01012011	5.3	<u>B3</u>
2	0010	VARREDURA POR LINHA DE DADOS 13 CARACTERES POR LINHA 80	X 1 1 a c 1 a i	65	101
3	0011	ESPAÇO ENTRE CARACTERES 2 LINHAS DE DADOS 24	10010 1 0 1 1	97	151
4	0100	VARREDURA POR QUADRO 336 X = 40	0 0 1 0 1 0 0	28	40
5	0101	COMEÇO DO DADO VERTICAL — 3 + RETARDO DA VARREDURA VERTICAL RETARDO DA VARREDURA 18 COMEÇO DO DADO 21	0001010101	15	21
6	0110	OLTIMA LÍNHA DE DADOS MOSTRADOS (=LINHA DE DADOS	Q X X C I D I I I	17	23

Tabela 9.5 Folha de dados para programação de um formeto de rela de 24 X 80 do CRT 5027.

APÊNDICES

APÉNDICE A

TÉCNICAS DE CONSTRUÇÃO/MONTAGEM

TIPOS DE CONSTRUÇÃO

Como resultado de elaborar todo méa um projeto para minha coluna na revista "BYTE" chamado CIARCIA'S CIRCUIT CELLAR e de construir todos os circuitos deste livro, penso que posso lhes falar como uma autoridade no assunto de construção/montagem de protótipos. Protótipo é um hom termo para definir a primeira tentativa de montar-se um circuito, direto de um esquemático. É bem diferente de um kit ou de um projeto semimontado que já inclui uma placa de circuito ampresso faltando somente inserir os componentes.

Montar o protótipo de um circuito não é facil. Existem diversos problemas, portanto, montar um protótipo com sucesso é antes de rudo uma função da experiencia de cada um, a qual só se adquire, construindo, projetando ou montando alguma coisa.

O texto foi escrito partindo desta filosofia. En sugiro que se comece pela fonte de alimentação, não só porque o resto do computador fica inoperante sem ela, mas também pelo fato da fonte possuis proteções internas que podem ser bem amenizantes no caso de se cometer algum erro. Também, construindo primeiro a fonte de alimentação, não se correrá o risco de danificar o resto do computador quando for textêda.

Em geral, a principal regra ao se fazer um protótipo é ser meticuloso. O computador PAZ possui altas frequências. A finção entre duas conexões deve ser a mais curta possível. Quanto maior for uma fiação, maior efeito de antena ela produz (N.T. captando ruidos).

Em casos extremos, o computador pode realmente parar de funcionar devido à indução de ruidos elétricos. Para os smais digitais (relativamente mais lentos), que são transportados pela fiação conectada ás portas de E/S externas, esta situação fica menos crítica, mas pulsos estreitos e dados em alta velocidade, como os sinais de controle do processador central e as linhas de endereço, são mais críticos. Nestes casos, é sempre recomendável a utilização de circuitos adicionais de proteção como, por exemplo, os buffers. (N.T. Circuitos com maior capacidade de corrente.)

O computador PAZ pode ter o seu lay-out como vocês verão. A figura A1 sugere uma maneira típica: a montagem poderá ser com WIRE-WRAP (N.T. processo especial para montagem de prototipos onde o fio de wire-wrap é enrolado nos pinos dos soquetes, onde serão plugados os componentes) ou com solda. Qualquer placa, grande o suficiente para caber todos os CHIPS, deverá servir. Uma escolira que recomendo é a placa standard para protótipos S-100, encontrada em muitas lojas de computadores. Não existe nenhuma outra barra particular além das normais para os sinais do Z80, designados para o PAZ, porque ele é um sistema projetado para ocupar upenas uma placa. O

conector de 100 pinos proporciona uma conexão conveniente para E/S e para alimentação. Caso se decida dividir o esquemático do computador e utilizar mais de uma placa para a montagem, dever-se-á tomar muito cuidado. A divisão deverá ser feita apenas entre subsistemas lógicos; para maior sucesso, todos os sinais deverão ser buferizados (N.T. neologismo proveniente da palavra buffer, que significa — ampliação da capacidade de corrente) na entrada e saídas das placas e toda a memória poderá ser montada num cartão separado.

Como já dito anteriormente, as linhas de dados e endereços já estão devidamente buferizadas




Figura A.1 Um lay-out típico para o computador PAZ.

A questão da montagem à solda ou com WIRE-WRAP é uma prerrogativa do construtor. Pessoalmente, prefiro a soldagem ponto a ponto porque é mais fácil de modificar na fase de depuração. O WIRE-WRAP talvez seja melhor quando o circuito do PAZ já tenha sido testado e melhorado.

Uma fiação para a fonte de alimentação longo e serial (passando por cada chip) deve ser evitada. Melhor do que utilizar apenas um longo fio para +5V e outro para terra é utilizar uma placa de dupla face e assim empregar a face superior para ligar +5V e a inferior para o terra. Com este enfoque, cada CHIP poderá ser plugado (utilizando-se soquetes apropriados) e os pinos de alimentação podem ser soldados diretamente nas trilhas de cobre da placa. Utilizando-se ou não o WIRE-WRAP, é recomendável soldar os pinos de alimentação para reduzir o potencial de conexões intermitentes (maus contatos). Utilizar o plano de terra para fazer a fiação é uma das melhores maneiras de reduzirmos ruídos em computadores. Caso não possuam um plano de terra, soldem então um fio grosso em torno do perímetro da placa e levem extensões curtas até ele

Outra coisa essencial para se fazer um protótipo de computador são os capacitores de desacoplamento. Os circuitos integrados digitais, na maioria das aplicações, trabalham em condições de esforço e sem cuidados com a temperatura sendo, portanto, succtiveis a ruidos provenientes da linha de alimentação. É comum entrarem até em oscilação devido a este ruido. O problema pode ser eliminado colocando-se um capacitor de 0,01 μ F até 0,1 μ F entre +5V e terra de três em três CI's. Outro recurso adicional é colocar um capacitor eletrolítico nas entradas de cada conexão de fontes de alimentação CC na placa. Geralmente estes capacitores são de tântalo e para as três fontes do PAZ serão necessários três capacitores.

Finalmente, se vocês gostaram do conceito de projeto do PAZ, mas preferem dedicar mais tempo utilizando o produto final, do que testar suas técnicas de construção e montagem, vocês podem procurar comprar as EPROMs programadas para o monitor do PAZ.

APÊNDICE B

CÓDIGOS ASCII

Dec	Octal	Hex	Paridade	Caracter	Techdo	Nome dos códigos
000	000	00	Even	NUL	@	NULL, CTRL SHIFT P, TAPE LEADER
001	001	01	Odd	SOH	A	START OF HEADER, SOM
002	002	02	Odd	STX	B	START OF TEXT, EOA
003	003	03	Even	ETX	C	END OF TEXT, EOM
004	004	04	Odd	EOT	0	END OF TRANSMISSION, END
005	005	05	Even	ENG	E	ENQUIRY, WRU, WHO ARE YOU
006	008	06	Even	ACK	F	ACKNOWLEDGE, RU, ARE YOU
007	007	07	Odd	BEL	GH	BELL
800	010	08	Odd	BS	H	BACKSPACE, FEO
009	011	09	Even	HT	1	HORIZONTAL TAB, TAB
010	012	OA	Even	LF	J	LINE FEED, NEW LINE, NL
011	013	08	Odd	VT	K	VERTICAL TAB, VTAB
012	014	OC	Even	FF	L	FORM FEED, FORM, PAGE
013	015	OD	Odd	CR	M	CARRIAGE RETURN, EOL
014	016	0E	Odd	SO	N	SHIFT OUT, RED SHIFT
015	017	OF	Even	SI	0	SHIFT IN, BLACK SHIFT
016	020	10	Odd	DLE	P	DATA LINK ESCAPE, DC0
017	021	11	Even	DC1	0	XON, READER ON
018	022	12	Even	DC2	H	TAPE, PUNCH ON
019	023	13	Odd	DC3	S	XOFF, READER OFF
020	024	14	Even	DC4	T	TAPE, PUNCH OFF
021	025	15	Odd	NAK	U	NEGATIVE ACKNOWLEDGE, ERR
022	028	16	Odd	SYN	V	SYNCHRONOUS IDLE, SYNC
023	027	17	Even	ETB	W	END OF TEXT BUFFER, LEM
024	030	18	Even	CAN	X Y Z	GANGEL, GANGL
025	031	19	Odd	EM	Y	END OF MEDIUM
026	032	1A	Odd	SUB	2	SUBSTITUTE
027	033	18	Even	ESC		ESCAPE, PREFIX
028	034	10	Odd	FS	1	FILE SEPARATOR
029	035	10	Even	GS	ì	GROUP SEPARATOR
030	036	1E	Even	RS		RECORD SEPARATOR
031	037	1F	Odd	US	-	UNIT SEPARATOR
032	040	20	Odd	SP		SPACE, BLANK

033 034 035 036	041 042 043 044	21 22 23 24	Even Odd Even	! # \$	
037 038 039 040 041 042	045 046 047 050 051 062	25 26 27 28 29 2A	Odd Odd Even Even Odd Odd	8.	APOSTROPHE
043 044 045 046 047	053 054 055 056 057	2B 2C 2D 2E 2F	Even Odd Even Even Odd	* :- ;	COMMA MINUS
048 049 050 051 052 063 054 055 056 057 058	060 061 062 063 064 065 066 067 070 071 072	30 31 32 33 34 35 36 37 38 39 3A	Even Odd Even Odd Even Even Odd Odd Even Even	0 1 2 3 4 5 6 7 8 9	NUMBER ZERO NUMBER ONE
059 060	073 074	3B 3C	Odd Even	<	LESS THAN
061 062	075 076	3D 3E	Odd	>	GREATER THAN
063 064 065 066 067 068 069 070 071	077 100 101 102 103 104 105 106 107	3F 40 41 42 43 44 45 46 47	Even Odd Even Odd Even Odd Odd Even	7 MABCOMEG	SHIFT P
072 073 074 075 076 077	110 111 112 113 114 115	48 49 4A 4B 4C 4D	Even Odd Even Odd Even	H J K L M	LETTER I
078 079 080 081 082 083 084 085 086 087 088	116 117 120 121 122 123 124 125 126 127 130 131	4E 4F 50 51 52 53 64 56 56 57 58 59	Even Odd Even Odd Even Odd Even Even Odd Odd Even	NOPORSTUVEXY	LETTER O
090 091 092 093 094 095 096 097 098 099	132 133 134 135 136 137 140 141 142 143	5A 5B 5C 5D 5E 5F 60 61 62 63	Even Odd Even Odd Odd Even Even Odd Odd Even	Z l l a b c	SHIFT K SHIFT L SHIFT M 1, SHIFT N -, SHIFT O, UNDERSCORE ACCENT GRAVE

100	144	64	Odd	d
101	145	65	Even	8
102	146	66	Even	f
103	147	67	Odd	9
104	150	68	Odd	h
105	151	69	Even	1
106	152	6A	Even	1
107	153	6B	Odd	k
108	154	6C	Even	k
109	155	6D	Odd	m
110	156	6E	Odd	n
111	157	6F	Even	O
112	160	70	Odd	p
113	161	71	Even	q
114	162	72	Even	r
115	163	73	Odd	8
116	164	74	Even	t
117	165	75	Odd	U
118	166	76	Odd	V
119	167	77	Even	w
120	170	78	Even	×
121	171	79	Odd	У
122	172	7A	Odd	2
123	173	78	Even	1
124	174	7C	Odd	1
125	175	70	Even	1
126	176	7E	Even	-
127	177	7F	Odd	DE

VERTICAL SLASH ALTMODE (ALTMODE) DELETE, RUBOUT

APÊNDICE C

FOLHAS DE ESPECIFICAÇÃO DO FABRICANTE

APÊNDICE C1



2708

BK(1K × 8) UV Erasable Prom (Prom Apagával por UV)


	Poténcia Máx.	Acesso Máx
2708	800 m W	450 ns
2708L	425 m W	450 ns
2708-1	800 m W	350ns
2706-6	800 m W	550ns

- Baixa dissipação de potência 425 mW Máx. (2708L)
 Entrada e saída de dados compatíveis com TTL durante os modos de programação e leitura
- Tempo de acesso rápido 350 ns Máx. (2708-1)
 Saídas Tri-State-Multiconectáveis
- Estática não necessita clock

A 2708 do Intel é uma EPROM de 8192 bits apagavel por raios ultravioleta e reprogramável eletricamente, utilizada especialmente quando se necessitam rápidas altemções de programas e experimentos de diferentes padrões de gravação. Todas as entradas e saídas de dados são compatíveis aos níveis TTL durante os modes de programação e de leitura. As saídas são TRI-STATE (N.T. ficam em alta impedância enquanto não ativadas), permitindo um interfaceamento direto com as barras do sestema.

A 2708L com 425 mW foi desenhada para aistemas que necessitem ama menor dissipação de potência do que a obtida com a 2708. Uma diminuição de 50% de dissipação de potência, sem mentuma penda de velocidade, pode ser obtida com a 2708L. A 2708L possui alta imunidade de rable de entrada e 10% de tolerância nas tensões de alimentação. Para microprocessadores que necessitem de tempo de acesso rápido, a 2708-1 de atra velocidade com 350 as está disponível.

A família 2708 é fabricado com purtos de sincone canal-N de recnologia FAMOS e é encontrada em encapsulamento de 24 pinos DUAL-IN-LINE (N.T. pinos paralelos nos 2 lados).



FAMILIA 2708

PROGRAMAÇÃO

As espectificações para programação estão descritas na seção de instruções para programação do catálogo de dados PROM/ROM.

Absolute Maximum Ratings (Valores Maximos Absolutos)

Temperature Under Bias	2 10	+85°C
Storage Temperature65 C	10 .	125°C
Vpp With Respect to Vas	VID	-0.3V
Von and Vis With Respect to Vas +15	/ to	-03V
All Input or Curput Voltages With Respect		
to Vas During Read +15	V to	-0.3V
C5/WE Input With Respect to Very		
During Programming	V fo	0.3A
Program Input With Respect to Vay	1 10	-0.34
Power Dissipation	12	1.5W

* COMENTÁRIO

Enforces maiores de que os especificados nos "Valores Máximos Alisolatos" (Absolate Max. Ratings) podem danificar permanentemente o componense. Estes são apenas valores máximos de esforço e a operação funcional do componense nemas condições nião esté prevista. A exposição aos valores máximos absolutos por langos partidos afetam a conflabilidade do componente.

CONDIÇÕES DE OPERAÇÃO CC . CA DURANTE A LEITURA

	2708	2708 1	2708-8	2708L
Temperature Range	0°C-70°C	0°C-70°C	0°C-70°C	0°C-70°C
V _{CC} Power Supply	5V ± 5%	5V±5%	5V±5%	5V ± 10%
V _{DO} Pawer Supply	12V = 5%	12V±5%	12V z 5%	12V±10%
Ves Power Supply	-5V ±5%	-5V = 5%	-5V = 5%	-5V±10%


OPERAÇÃO DE LEITURA CARACTERÍSTICAS CO E DE OPERAÇÃO


		2706, 27	08-1 2700	S& Limite	2	70eL Link	fe	river.	See See See
Synthol	Parameter	Min.	Typ 2	Mgs	Min	Typ.(8	Max.	Units	Test Conditions
lu	Address and Drip Select focus Sink Current		1	16		1	10	**	V ₁₉₆ = \$.25 V or V ₁₉₆ = V ₁₆
lia .	Chicur Leakage Current		- 1	10		1	10	ph.	Vous = 55V, CB/WF = 5V
lupia	V _{DD} Supply Current	100	50	86		21	25	216	Worst Case Supply Currents"
loci31	Voc Supply Current	1/2		-10		2	18.	mA.	All Inputs Pright
lest11	Ves Supply Current		30	12		13	14	mA	CSWE=3v. TA=0'S
V _{IL}	Input Low Vollage	. V98		085	Vas		0.85	V	
Yen	Input High Variege	30		Voc+1	2.2	-	Voc=1	Y	
Val	Output Law Voltage			0.45			0.4	v	In +16m4 (2706, 2706-1, 2706-6
- LIL									IOL = Z = A TQ7(BL)
Vanv	Duiput High voltage	3.1			15			v	1 _{DM} = -110 LA
V _{DH2}	Culcut High Voltage	2.4			24			¥	I _{OM} = - I mA
PO	Power Dissipation			800			325	Wen	TA + 70°C
							:425	795/9	T4 = 0'C


NOTAS.

- V_{BB} deve ser uplicada untes de V_{CC} e V_{DD} * V_{BB} também deve ser a últime tensão a ser destigada.
- 2. Valores rípicos são para $T_{\rm A}=25^{\rm o}{\rm C}$ a senades nominais.
- 3. A dissipação de potência total não e calculada somando se as várias correntes (IDD, I_{CC}, I_{BB}) e multiplicando se pelas respectivos vultagams, porque existe carculação de corrente entre as várias fontes e V_{SS}. As correntes I_{DD}, I_{CC} e I_{BB} podem ser utilizadas somente para determiner a capacidade da funte de alimentação.
- 4. Para a 2708 L. I gg è repacificada para o estado programacio e é da 18 mA máx no estado não programado.

FAMÍLIA 2708







CARACTERISTICAS CA

Combai	Parameter	2708, 2708L Limits		2708-1 Limits		2708 6 Limita		10-10-	
Symbol	Sal pullet de	Min.	Max.	Min	Max.	Min	Max.	Units	
I _{ACC}	Address to Output Delay		A50		350		550	ns	
loa	Chip Select to Output Delay		120		120		160	ns	
1 _{DF}	Chip Deselect to Dulgut Float	Q	120	0	120	0	160	ns	
t _{OH}	Audress to Output Hold	0		D		0		ns	

CAPACITANCIA TA - 25°C. 1 - 1 MHz


Symbol	Parameter	Тур.	Max.	Unit.	Conditions
CIN	Input Capacitance	4	6	pF	Ver = OV
COUT	Output Capacitance	8	7.2	pF	Vour = OV

CONDIÇÕES DE TESTE CA

Output Load: 1.TTL gate and C_L = 100 pF Input Rise and Fall Times: <20 ns Timing Measurement Reference Levels: 0.8V and 2.8V for Inputs: 0.8V and 2.4V for outputs. Input Pulse Levels: 0.85V to 3.0V

NOTA: 1. Este parâmetro é amostrado periodicamente e não é testado a 100%.

FORMAS DE ONDA AC²



NOTAS:

- 2. Todos os tempos nos perênteses são mínimos e cerão em nosa, a menos que especificado em contrário.
- 3. CS deve ter um atraso de 1 ACC 1 CO após os endereços extarem vilidos som impueto pora 1 ACC.
- 4. 1 no é especificado a partir de CS ou de troca de endereças, ou o que acorrer primeiro.

CARACTERÍSTICAS DE APAGAMENTO

As características do apagamento da família 2708 são tais que o apagamento começa a acontecer quando se expôs à luz ultravioleta com comprimentos de puda menores do que aproximadamente 4000 Ângstroms (Âl Deve-se observar que a luz do sol e certo tipo de lâmpadas fluorescentes possuem comprimentos de onda entre 3000-4000 Â. Os dados mostram que um componente típico, exposto construitemente à luz fluorescente de um quarto, pode ser apagado em aproximadamenta 3 acos, enquanto levaria 1 semata para apagado quando exposto diretamente à luz do sol. Se a 2708 tiver de ser exposta a estas condições de lluminação por prolongados períodos de tempo, podo-se encontrar através da intel etiquetas opacas para tapar o visor da 2708, para prevenir apagamentos acidentais.

O procedimento de apagamento recomendado para a funcha 2708 (ver Catálogo de Dados PROM/ROM seção de instruções de programação) é a exposição à luz ultravioleta com comprimento de onda de 2537 Ângstroms (Â). A dose integrada (i.e., intensidade UV X tempo de exposição) para apagamento deve ser de no mínimo 15W-seg/cm². O tempo de apagamento com esta dosagem é de aproximalamente 15 a 20 minutos usando uma lâmpada ultravioleta com uma porência efetiva de 12000MW/cm². O componente deve ser colocado a uma distância de 2,5 cm da lâmpada durante o apagamento. Algunias lâmpadas possuem um filtro em seus tubos que deve ser removido antes do apagamento.

APÉNDICE C2



2716

16K (2K × 8) UV Erasable Prom (Prom Apagável por UV)

- Tempo de acesso rápido
 - 350 ns Máx. 2716-1
 - 390 ns Máx. 2716-2
 - 450 ns Máx, 2716
 - 490 ns Máx, 2716-5
 - 650 ns Max. 2716-6
- Fonte única +5V
- Baixa dissipação de potência
 - 525 mW Máx, potência ativa
 - 132 mW Máx, potência inativa (Standby)


- Pinagem compativel com a EPROM 2732-INTEL®
- Necessidades simples para programação
 - programação de uma posição isolada
 - programação com pulso de 50 ms
- Entradas e saidas compatíveis com TTL durante leitura e programação
- Totalmente estática

A 2716 da INTEL é uma EPROM de 16.384 bits apagavel por racos utravioleta e reprogramável eletricamente. A 2716 opora com apenas uma fonte de 5V, possui um modo estático de Standby (espera) e uma programação de posições isoladas. Esto torna e projeto com EPROMs mais rápido, mais fácil e mais econômico.

A 2716 cum sua única fonte de 5V e com tempo de acesso de 350 ns torra se ideal para utilização com os novos microprocessadores de alto desempenho com fonte +5V, tais como os 8085 e 8086 da Intel. As 2716-5 e 2716-6 estão disponiveis para aplicações de velocidades mais baixas.

A 2716 é também a printeira EPROM com um modo de espera estática (Standby) e que reduz a dissipação de potência sem aumentar o tempo de acesso. A dissipação máxima de potência ativa é de 525 mW, enquanto a dissipação máxima de potência mativa (Standby) é de apenas 132 mW, ou seja, 75% de economia.

A 2716 possui o mais simples e o mais rápido método já visto para programação de EPROMs – programação por um único palso TTL. Não são necessários pulsos de alta voltagem porque todos os controles de programação são executados por sinais TTL. Programa qualquer posição a qualquer instante, seja isoladamente, sequencialmente ou aleatorismente. O tempo total de programação para os 16.384 bits é de 100 segundos.






NOME DOS PINOS

April Print	900A/8945					
68.00m	CHAPTHAN UNIS THAN					
68	OUTFORESABLE					
0,40,	EUTPOTE					

MODOS DE SELEÇÃO

HOSE HAR	SEPON INN	(30)	(St)	Vere /M	(0-17-12-17)
tor .	94	- 70	4	4	Dout
Stancing	Mar.	See I Care	10	- 14	- High 2
* mayor	Purset Pay As Visa	.Vm.	126	- 14	Die
Supplement of the last	V-Q-	24	-175	46	Pour
Paragraph (mb.lgs)	Wat	V _{im}	> 70	48	wight 2

DIAGRAMA DE BLOCO



PROGRAMAÇÃO

As específicações para programação estão descritas na seção de instruções para programação do catálogo de dados PROM/ROM.

Absolute Maximum Ratings (Valores Máximos Absolutos)

Temperature Under Bles -10°C to +E0°C
Storage Temperature -65°C to +125°C

All Input of Output Voltages with

Vae Supply Voltage with Respect

to Ground During Program +26 5V to -0.3V

* COMENTÁRIO

Emorços maiores do que os especificados nos "Valores Máximos Absolutos" (Absolute Max-Fiatings) podem den flear permanemente o componente. Estes são apenas valores máximos de estorço e a operação tuncional do componente nestas condições não está prevista. A exporção sos valores máximos absolutos por longos períodos afetam a conflabilidade do componente.

Condições de Operação CC e CA durante a Laitura.

	2716	2716-1	2716-2	2716-5	2716-6
Temperature Range	0°C = 20°C	0°C - 10°C	0°C - 70°C	0°C - 70°C	0°0 - 70°0
V _{CC} Power Supply [12]	5V 15%	5V±10%	8V ±5%	5V ±5%	5V ±5%
Vpe Power Supply (2)	Vec	Voc	Voc	Vec	Vcc

OPERAÇÃO DE LEITURA


Características CC e de Operação


			Limits		Unit	Conditions	
Symbol	Parameter	Min.	Typ. 31	Max.	Onn	Conditions	
(L)	Input Load Current			10	ρA	V _{IN} = 5.25V	
ha	Quiput Leakage Current			10.	μA	Vout = 5.25V	
[pp (2)	Vpp Current			5	mA	Vpp = 5.25V	
lect ^[2]	Vcc Current (Standby)		10	25	mA	CE - VIN. DE - VIL	
1cc2[2]	Vcc Current (Active)		57	100	mA	DE - CE - VIL	
VIL	Input Low Voltage	-0,1		8.0	٧.		
V _{BH}	Input High Voltage	2.0		Vcc+1	V		
VQL	Output Low Vortage			0.45	٧	Igt # 2.1 mA	
Von	Output High Voltage	2.4			V	IDH = -400 AA	


NOTAS:

- V_{CC} deve ser aplicada ao mesmo tempo ou antes de V_{pp} e desligada ao mesmo tempo ou depois de V_{pp}.
- 2. Vpp deve ser conectada diretamente a VCC exceto durante a programação. A corrente formecida será então a soma de ICC e Ipp)
- Valores típicos para T_A = 26°C e tensões nominais.
- Este parámetro é apenas amostrado e não testado a 100%.

Características Tipicas









Cornetoristiens CA

		Limits (rg)										
Symbol Paremeter		2718		2716-1		2716-2		2716-5		2716-€		Test
	Percentar	Min	Mex.	Min.	Merc	M·s.	H-s. Max. Min. Mex	Mex.	Mir.	Max.	Conditions	
VACC	Avadress to Output Dries		460		350		299		450		460	CE + OE + YIL
180	CF to Curput Delay		450		353		992		490		660	06 - VL
Non-	Cosp-16 6 maple for Charge-1 Disay		1,20		120		150		180		200	Off - Vic
line .	Chirp. I Enimal High to Curpur Floor	D	100	8	100	0	100	0	100	U	1.00	CE = VIL
10H	Clurpus Hold from Barreson, GE or GE Wingraver Occurred First	0		.0		0		D		0		CE - GE - VIL





Capacitáncia (4) Ta = 25°C, 4 = 1 MHz

Symbol	Faremeter	Typ.	Max	Unit	Conditions
CiN	Іприх Сарастапсе	4	6	οF	V - + 0V
Cour	Output Capacitance	8	12	μF	Vout - DV

Condições de Teste CA

Output Load: 1 TTL gate and C_L = 100 pF Input Rise and Fall Times: ≤20 ns Input Pulse Levels: 0.8V to 2,2V Timing Measurement Reference Level:

Dutputs 1V and 2V Outputs 0.8V and 2V

NOTAS

- 1. V no deve ser aplicada ao mesmo tempo ou antes de V pp a desligada no mesmo tempo nu depo s de V pp
- 2. V pp deve ser conectada diretamente a V CC exceto durante a programação. A corrente fornacida sará, entilo, a soma da I CC e I pp1
- 3. Valores t/pisos para $T_{\Delta}=25^{\rm pC}$ e tensões nominais.
- 4. Este parâmetro é apenas amostrado e não testado a 100%
- 5. DE deverter um retardo de TACC TDE spós a transição negetivo de CE sem inspector TACC
- 6. In está especificado e partir de OE ou CE, ou o que peorrei primeiro.

CARACTERÍSTICAS DE APAGAMENTO

As caractérísticas de apagamento da 2716 são tais que o apagamento começa a acontecer quando se expôc à luz com comprimentos de onda menores do que aproximadamente 4000 Å nestroms (A). Devesa observas que a luz do sol e certo tipo de tâmpada fluorescente possuem comprimentos de onda entre 5000-4000 Å. Os dados montram que um componente típico exposto constantemente i luz fluorescente de um quarto pode ser apagado em aproximadamente 3 anos, caquanto levaria apenas 1 semana para apagá-lo quando exposto a estas condições de iluminação por protongados períodos de tempo, poderão ser encentradas, através da Intel, etiquetas opacas para tapar o visor da 2716 para provenis apagamentos acidentais.

O procedimento de apagamento recomendado para a família 2716 é a exposição i luz ultravioleta com comprimento de coda de 2537 Ângatroma (Â). A close integrada (i.e., intervidade UV X tempo de exposição) para apagamento deve ser de no mínimo 15W-seg/cm². O tempo de apagamento com esta dosegem é de aproximadamente 15 a 20 minutos, usando uma tâmpada ultravioleta com uma potência efetiva de 12000 µW/cm². O componente deve ser colocado a uma distância de 2,5 cm da lâmpada durante o apagamento. Algumas lâmpadas possuom um filtro cm sous tubos que deve ser removido antes do apagamento.

OPERAÇÃO DO COMPONENTE/PASTILHA

Os cinco modos de operação da 2716 miño modandos na tabeta L. Deve se notar que todas as entradas para os cinco modos são de níveis TTL. As forces de alimentação requendas são as de ±5V e a Vpp. A fonte Vpp deve estar em 25V durante os três modos de programação e deve estar em 5V nos empos dois modos.

TABELA 1 - SELEÇÃO DOS MODOS

	24,74(M) 7500	1278	100	PEC (PE)	(8-11, 12-1A)
Tare.	Way.	Max	.54	4	Part
Asserte	Way	Barn Sea.	-18	-4	Ange 8
Naper	Publish Visit Visit	Time	1/8	+6	Disk
Name of Street,	No.	Vig	-03	- 45	0.030
Street believe	PH.	Ves	425	-1	Tion- 2

MODO DE LEITURA

A 2716 possus duas funções de controle, sendo que ambas devem ser satisfeitas no devida codem tógica para se obter dados nas saídas. O Caip-Enable (habilitação do chip CE) é o controle de alimentação e deve ser utilizado para selecionar a pastilha. O Output Enable (habilitação de saída OE) é o controle de saída e deve ser unado para colocar dados nos puros de saída, independentemente da seleção da pastilha. Assumindo⊸e que os endereços estão estáveia, o tempo de acesso de endereçamento (t∠CC) é igual ao retardo existente da CE eté a saída (tCE). Os dados estarão disponíveis na saída 170 m (tCE) depois da transição negativa de OE, pressupondo-sa que CE esteve baixo e os endereços estíveiam estáveia por pelo menos t∠CC − tOE.

MODO DE ESPERA (STANDBY)

A 2716 possui um modo de stanciby que reduz a dissipação de potência ativa em 75%, de 525 mW para 132 mW. A 2716 é colocada neste modo aplicando-se um nível TTL alto na sua entrada CE. Durante este modo, as suidas ficum em estado de alta impedância, independentemente da entrada OE.

MULTICONECTABILIDADE DE SAÍDAS (OUTPUT OR-TIEING)

Como as 2716 são normalmente utilizadas em grandes estruturas de memórias, a Intel forneceu uma função de controle de duas linhas que facilita a utilização de múltiplas conexões de memórias. As duas linhas de controle permitem:

- a) A menor dissipação de potência possível.
- b) A segurança absoluta que não ocorrerá uma contenção nas batras de suída.

Para uma utilização mais eficiente destas duas últimas linhas, é recomendado que o sinal CE (pino 18) se a decodificado e utilizado como uma função de seleção primária da pastilhas, enquanto OE (pino 20) seja interligado, entre todas as postilhas da estrutura de memória e conectado ao sinal READ da barra de controle do sistema. Isto assegurará que todas as memórias não selecionadas estarão no modo de standby (barro consumo) e que os pinos da saída estarão ativos apenas quando se desejar algum (balo de uma pastilha qualquer.

PROGRAMAÇÃO

Inicialmente, e após cada apagamento, todos os bits da 2716 extarão no estade "1". Os dados serão introduzidos, programando se "0's" seletivos nos bits desejados. Embora apenas os "1"s" sejam efetivamente programados (gravados), os dados de programação podem conter ambos estados "1" e "0". A finica maneira de se trocar um "0" por um "1" é por apagamento com altravioleta.

A 2716 entra em modo de programação quando a tensão de Vpp está com 25V e OE está com V_{IH}. Os dados a serem programados são aplicados nos 8 bits em paralelo dos pinos de saida. Os níveis necessários para as entradas de dados o endoreços são TTI.

Quando os endereços e os dados estão estáveis, um pulso TTL, ativo alto, de 50 maeg é aplicado na entrada CE/POM. Um pulso de programação deve ser aplicado para cada posição de memória a ser programada. Pode-se programar qualquer posição a qualquer instante — seja individual (isoladamente), següencial ou aleutoriamente. O pulso de programação deve ter uma largura míxima de 55 maeg. A 2716 não deve ser programada com um nivel OC aplicado á entrada CE/PGM.

A programação das múltiplas 2716 em paralelo com o mesmo dado pode ser facilmente realizada, devido à simplicitate das necessidades para programação. As entradas equivalentes das 2716 em paralelo podem ser interligados quando forem programadas com o mesmo dado. Um pulso TTL, ativo alto, aplicado na antrada CE/PGM, programa as 2716 em paralelo.

INIBIÇÃO DE PROGRAMAÇÃO

A programação das múltiplas 2716 em paralelo com dados diferentes pode também ser tamimente realizada. Com exceção da entrada CE/PGM, todos os outros sinais equivalentes (incluindo OE) podem ser interligados. Um pulso TTL, ativo alto, aplicado à entrada CE/PGM de uma 2716 particular com Vpp em 25V, irá programas aquela 2716. Um nível buixo na entrada CE/PGM inibe a programação das outras 2716.

VERIFICAÇÃO DA PROGRAMAÇÃO

Uma verificação deverá ser feita nos bits programados para determinas se a gravação fei feita corretamente. A verificação pode ser feita com Vpp em 25V; exceto durante a programação e a verificação, Vpp deverá entar com 5V.

APÉNDICE C3



2102A, 2102AL/8102A-4* 1K × 1 BIT STATIC RAM (RAM ESTÁTICA)

P/N	Standby Pwr. (mW)	Operating Pwr. (mW)	Access (ns)
2102AL-4	35	174	450
2102AL	35	174	350
2102AL-2	42	342	250
2102A-2		342	250
2102A		289	350
2102A-4		289	450


- Fonte única +5V
- Diretamente compatível com TTL: todas as entradas e saídas
- Modo de Standby (espera com baixo consumo)
- Safdas Tri-State: capacidade de multiconexão
- Entradas protegidas: todas as entradas com proteção contra carga estática
- Encapsulamento de baixo custo: configuração Dual-In-Line de 16 pinos

A 2102A da Intel é uma Ram Estática de alta velocidade com 1024 bún que utiliza dispositivos MOS Canal-N integrados numa rede monolítica. Ela utiliza circuitos estáveis CC (estáticas), não necessitando, portanto, de relógios (clocks) ou de restauração (Refresh) para funcionar. O dado de saúda é lido sem ses destraído e tem a mesma polandade do disdo de entimia.

A 2102A foi projetada pera aplicações que têm como objetivos importantes o baixo custo, o alto desemponho, grande armazenamento de bits e simples interincesamento. Uma versão de baixo consumo por modo de standby (2102AL) também é encontrada. Ela possui exatamente as musmas características da operação da 2102A, incluindo a facilidade de consumir potência de 35 mW em Standby e 174 mW em operação.

É completamente comparises com l'TL, rottadas, saidas e fonte doice de +5V. Um pino separado para o chip enable (CE) permite uma fácil seleção de pavilibas individuas quando as saidas são multiconcetadas.

A 2102A da Intel é fabricada com tecnologia de silício Canal-N. Esta tecnologia proporciona o projeto e a produção de circuitos MOS de alta performance e de utilização simples e fornece uma aita densidade de integração numa pastilha monolítica que pode utilizar tanto a tecnologia MOS convencional quanto a de silício Canal-P.



FAMILIA 2102 A

Absolute Maximum Ratings* (Valores Máximos Absolutos)

Ambient Temperature Under Bias -10°C to 30°C

Storage Temperature -65°C to +150°C

Voltage On Any Pin

With Respect To Ground -0.5V to +/V

Power Dissipation 1 Watt

COMENTARIO

Exforços majores do que os especificados nos "Valores Máximos Absolutos" (Absolute Max. Hatings) podem danificar permanentemente o componente. Estes são aperos valores máximos de estarço, e a operação (uncorral do componente cestas condições não está prevista. A exposição em extense máximos absolutos por longos per pidos aretem a conflabilidade do componente.

Características CC e de Operação

TA = 0°C at 70°C. Voc = 5V 15% a menor gun especificado em contrário

Symbol	Parameter	111111111111111111111111111111111111111	12AL 218 Limin Typ.[1]		2102 Mm.	A-2, 2102 Limits Top. 111	AL-Z Mix.	Unit	Test Conditions
163	Input Load Current		1	10		1	10	LIA	V _{IN} = 0 to 6.25 V
ЦОН	Output Leakage Correct		1	5		1	3	MA.	CE = 2.0V, Vour = VoH
LOL	Output Leakage Current		4	-10		-1	-10	MA	DE = 2.0V. VOUT = 0.4V
lec	Power Supply Current		33	Note 2.		45	65	mA	All Inputs = 5.25V, Data Out Open, TA = 0°C
VIL	Input Low Voltage	-0.5		0.8	-0.5		0.8	V	
VIH	Input High Voltage	2.0		Vcc	2.0		Vec	V	
VOL	Dutput Law Voltage			0.4			0.4	·V	IOL = 2 ImA
VOH	Dutput High Valtage	2.4			2.4			V.	TOH =-100µA

NOTAS:


- Valores típicos para T_A = 25°C e tensões nomineis.
- 2. O valor máximo de I_{CC} é de 55 mA para 2102A e 2102A 4; 33 mA para 2102AL e 2102AL 4.

Características de Standby 2102AL, 2102AL-2, e 2102A-4 (Disponíveis apenas com Encapsulamento Plástico)

Ta = 0°C to 70°C

Symbol	Parametes	Min.	Lomits Typ.[1]	L-4 Max	Min.	Z102AL-Z Limits Typ.111	Max.	Unit	Test Conditions
Veo	Voc in Standov	1.5			1.5			V	
VCES 2	CE Briss in Standby	2.0			2.0			V	2 OV VPO VOC MEX.
		VPD			VPD	-		V	1.5V ≤ V _{PD} < 2.0V
IPD1	Standby Current		15	23		20	28	mA.	All Imputs - VPD1 - 1.5V
1002	Standby Current		20	30		75	28	mA	All Inquis = VPD2 = Z.QV
1ch	Chip Deselect to Standby Time	0			9			86	
(E) (H	Standby Recovery Time	lac			THE			ns.	

FORMAS DE ONDA EM STANDBY (ESPERA)



NOTAS:

- 1. Valores típicos para $T_A=25^{\circ}{\rm C}$,
- 2. Considere as seguintes condições de teste: ce a tensão de STANDBY (V_{PD}) estiver entre 5,25V (V_{CC}Máx.) e 2,0V, então ČE deve ter nível de pelo menos 2,0V (V_{PD} Mín.), então ČE e a tensão de STANDBY à menor que 2,0V, mas maior que 1,5V (V_{PD} Mín.), então ČE e a tensão de STANDBY devem ester no mínimo com o mesmo valor, ou se estiverem diferentes, ĈE deve ser o maio positivo dos dois.
- 3. t_B = t_{BC} (tempo do Ciolo de Leiturs)

Características CA T_A = 0°C = 70°C, V_{CC} = 5V ±5% a menos que repenhendo em conveno.

		2102A-2, 1	1 20 50 100	111111111111111111111111111111111111111	2102AL	10-12-10-13-1-A	2102AL-4
Symbol	Parameter	Min.	Max.	Min.	Mex.	Min.	Max.
tac:	Read Cycle	250		350		450	- 1
t _A	Access Time		250		360		450
tco	Chip Enable to Output Time		130		180		230
*OH1	Previous Read Date Valid with Respect to Address	40		40		40	
[‡] OH2	Previous Read Data Valid with Respect to Chip Enable	0		0		0	

CICLO DE ESCRITA

Wc -	Write Cycle	250	350	450
TAW	Address to Write Setup Time	20	20	20
TWP.	Write Puise Width	180	250	300
TWE	Write Recovery Time	0	0	0
tow	Data Setup Time	180	250	300
ton.	Data Hold Time	0	0	D
TOW	Chia Enable to Write Setup Time	190	250	300

CONDIÇÕES DE TESTE CA

Input Pube Levels 0.8 Vall to 2.0 Vall

Input Rise and Fall Times: Timing Measurement Inputs: 1.5 Volta Reference Levels Output 0 Band 2.0 Volta

1 TTL Gate and SL = 100 pF Output Load


CAPACITÁNCIA (2) TA - 25°C, I - 1 MHz

PVMPOI	TEST	LIMIT	ITS (pF)		
STIMEUL			MAX.		
CIN	INPUT CAPACITANCE (ALL INPUT PINSI VIN + OV	3	5		
cont	OUTPUT CAPACITANCE Vous - DV	7	10		

Formas de Onda


CICLO DE LEITURA


CICLO DE ESCRITA





- NOTAS: 1. Valores típicos pues $\Gamma_{\rm A} = 25^{\circ}{\rm G}$ e temades noveiross.
 - 2. Este parámetro é amostrada periodicamente e não testado a 100%.


Características CC e CA típicas














APÉNDICE C4



2114A

1024 X 4 Bit Static Ram (Ram estática)

	2114AL-1	2114AL-2	2114AL-3	2114AL-4	2114A-4	2114A-5
Tempo de Acesso Máx, (m.)	100	120	150	200	200	250
Mánima Currente (mA)	40	40	40	40	70	70


- Tecnologia HMOS
- Baixo consumo, alta velocidade
- Tempos de acesso e de ciclo idênticos
- Fonte única +5V ± 10%
- Encapsulamento de alta densidade com 18 pinos

- Memória totalmente estática Não necessita de clocks ou de temporização
- Diretamente compatível com TTL: todas as entradas e saídas
- Dados comuns de entrada e saída, utilizando saídas Tri-State
- Aperfeiçoamento da 2114.

A 2114A da Intel é uma RAM de 40% bits organizados como 1024 palavira de 4 bits que utiliza uma tecnologia HMOS de sito desempenho. Os circultos utilizados internamente são todos estáveis CC (estáticos), não necessitando de relógios ou de restauração para funcionar. O acesso de dados é bem simples, devido à não-necessidade de estabilização do endereçamento. Os dados de saída fidos não são destruídos e possuem a mesma polaridade que os dados de entrada. Os pinos de entrada/saída de dados são comans.

A 2114A foi projetada para aplicações de memória onde a alta performance e alta confiabilidade do HMOS, baixo custo, alta armazenagem de bits e interfaceamento simples são objetivos importantes. A 2114A é montada com encapsulamento de 18 pinos para uma mais alta densidade possível.

É diretamente compatível com TTL sob todos os espectos: entradas, saídas e fonte única de +5V. Um simil de CHIP SELECT (CS), separado, permite uma fácil seleção individual de pastilhas multiconectadas.



FAMILIA 2114A

Absolute Maximum Ratings* (Valores Máximos Absolutos)

Temperature Under Bles10°C to 80°C
Storage Temperature65°C to 150°C
Voltage on any Pin.
With Respect to Ground3.5V to +7V
Power Dissipation 1.0W
D.C. Output Current

* COMENTARIO

Esforças maiores do que ou especificados nos "Votores Máximus Absolutes" (Absolute Mais, Rutings) podem denificar permanentemente o componente. Estes são apenas volores máximos de esforço e a operação funcional do componente nastos condições não está prevista. A exposição ace valores máximos absolutanos por longos períodos afetam a contrabilidada do componente.

CARACTERISTICAS CC E DE OPERAÇÃO

TA = 0°C a 70°C, Vpc = 5V ± 10%, a menos que especificado em contrário

EYMBOL	PARAMETER	2114AL-1/L-2/L-3/L-4 Mrs. Typ.111 Mex.		2114A-4/-5 Min. Typ.!!! Max.			UNIT	CONDITIONS		
l _M	Input Load Current (All Input Pins)			10			10	μA	V _{IN} = 0 to 5.5V	
I(o)	I/O Leakage Current			10			10	μА	CS = V _H V _{I/O} = GND to VCC	
lec	Power Supply Current		25	40		50	70	mA	$V_{CC} = max$, $I_{CC} = 0 mA$, $T_A = 0^{\circ}C$	
VIL	Input Low Voltage	-3.0		8.0	-3.0		0.8	V		
Viti	Input High Voltage	2,0		6.0	2.0		6.0	V		
loL	Output Low Current	2.1	9.0		2.1	9.0		mA	Vol. * 0.4V	
Юн	Output High Current	~1.0	-2.5		-1.0	-2.5		mA	V _{OH} = 24V	
los ^[2]	Quiput Short Circuit Current			40			40	mA		

NOTAS:

-). Valores típicos para $T_{\rm A}=25^{\circ}{\rm C}$ e tensões nominais.
- 2. A duração não deve exceder 30 segundos.

Capacitáncia

TA = 25°C, += 1.0 MHz

SYMBOL	TEST	MAX	UNIT	CONDITIONS
C1/0	Input/Output Capacitanos	5	pF	V(10 = 0V
Cin	Input Capacitance	5	pF	VIN - OV

Nota: Este parámetro é periodicamente amostrado e não 100 % testado.

CONDIÇÕES DE TESTE CA

Input Pulse Levels	0.8 Volt to 2.0 Volt
Input Rise and Fall Times	10 nsec
Input and Output Timing Levels	1.5 Volts
Output Loed	1 TTL Gate and G ₁ = 100 pF

CARACTERISTICAS AC TA - 6°C u 70°C VCC - 5V ± 10%, a menos que expecíficado em contrário.

CICLO DE LEITURA(*)

-77			2114AL-1		2114AL-2		2114AL-3		2114A-4/2-4		2114A-5	
SYMBOL	PARAMETER	Min	Mer.	Min.	Mer.	Min.	Max.	Min.	Max.	Min.	Max.	UNIT
In:	Read Cycle Time	100		120		150		500		250		176
la.	Access Time		100		120		150		200		250	716
ten	Chrp Selection to Culput Vand		FO		70		70		70		85	ng
Tox	Chip Selection to Output Active	10		10		10		10		10		715
toro=	Disput 3-mine from Developion		30		35		40		50		60	ns
tow	Dutput Hold from Address Change	15		15		15		15		15		ns

CICLO DE ESCRITA(2)


SYMBOL		2114AL-1		2114AL-2		2114AL-3		21145-4/L-8		2114A-5		
	PARAMETER	Min.	Max.	Min.	Max.	Min	Mes.	Min.	Max.	Min.	Max.	UNIT
lwc	Write Cycle Time	100		120		150		200		250		0.0
tw	Write Time	75		75		90		120		135		na
twe	Write Release Time	0		0		0		0		0		778
tone	Output 3-state from Write		30		35		40		50		190	ns
fow	Data to Write Time Overlap	70		70		90		120		135		THE
1pm	Data Hold from Winte Time	0		0		0		0		0		na

NOTAS


- 1. Uma leitura ocorre durante a superposição de um CS beixo a um WE alto.
- Uma escrita ocorre durante a superposição de um CS baixo a um WE baixo. t_W é medido a partir da última transição negative de CS ou WE até a primeira transição positiva de CS ou WE.

FORMAS DE ONDA

CICLO DE LEITURA(3)



CICLO DE ESCRITA



NOTAS:

- 3. WE está alto para um ciclo de leitura.
- 4. Se a transição negativa de CS ocorrer simultaneamente com a transição regativa de WE, os buffers de saíde permanecerão em estado de alta impendência.
- 5. WE days estar alto durante todas as transições de endereços.

APÊNDICE C5



8212

8 - Bit Input/Output port (Porta de E/S)

- Registro de dados e huffer de 8 bits paralelos
- Flip-flop para pedido de tratamento para geração de interrupção
- Baixa corrente de carga de entrada - 0,25 mA máx
- Saídas Tri-State
- Saídas drenam 15 mA

- V_{OH} de 3,65V para interfacear direto com CPU's 8008, 8080A ou 8085A.
- Limpeza de registro assfacrona
- Substitui buffers, latches e multiplexadores em sistemas de computação
- Reduz o tamanho do sistema


A 8212 (porta de F/S) consiste de um latch (N.T. curcuito armazenador temporáno de dados) de B bits com buffer de saída Tri-State com lógica de seleção e controle. Um flip-flop para pedido de tratamente é incluido para geração e controle de interrupções para o microprocestador. O componente é por natureza multistilizavel. Pode ser ultimado para implementar intohes, buffers controláveis ou até multiplexadores. Inclusive, todas as principais lunções de periféricos e de E/S de um sistema de nucrocomputador podem ter implementadas com este componente.

DESCRIÇÃO FUNCIONAL

Latch de Dados (Data Latch)

Os 8 flip-flops que compõem o latch de dados são do tipo "D". A saída "Q" do flip-flop será identica à entrada "D", enquanto a entrada clock (C) estiver alta. O armazenamento ocurre quando o clock (C) volta a ser baxão.

O dado armazentado é limpo por um "reset" assíncrono (CLR). (Nota: o clock (C) superpõe-se ao reset (CLR).



Buffer de Saida

As saidas do intels de dados (Q) são ligadas a buffers de saida TRI-STATE não inversores. Estes buffers possuem uma linha de controle comum (EN). Este controle tanto habilita o buffer para transmitir os dados cas saidas do latch de dados (Q), como desabilita o buffer, forçando as saidas Do₁ — Do₈ a um estado de alta impedância (TRI-STATE).

O estado de sita impedáncia permide ao projetista conectar o \$212 diretamente nas barras hidirecionais do ustema.

Lógica de Controle

O 8212 tem entradas de controlo DS1, DS2. MD o STB. Entos controlas são utilizadas para controlar a seleção da partilha, o armazenamento de dados, o estado do bue for de safela e o flip-flop (SR) de pedido de tratgmento (interrupções).

DS1, DS2 (Device Select - Seleção da Pastilha)

Estas duas entradas são utilizadas para a seleção da pastilha. Quando DSI está baixo e DS2 alto, a pastilha é selecionada (DSI * DS2). Neste estado, o buffer de saída é habilitado e o filip-flop (SR) é levado a estado "1" assincronamente.

MD (Moda)

Esta entrada é utilizada para controlar o estado do buffer de saída e para determinar a fonte da entrada de clock (C) do latch de dados.

Quando MD está alto (modo de saída), os buffers da saída são habilitados e o clock (C) do data latch é fornecido pela lógica de seleção (DS1 * DS2).

Quando MD está baixo (modo de entrata), o estado do buffer de suida é determinado pela lógica de seleção (DSI * DS2) e o clock (C) do latch de dados é fornecido pela entrata STB (Strobe).

STB (Strobe)

Esta entrada é utilizada camo clock (C) para o latch de dados no modo de entrada (MD = 0) e para levar o flip-flop (SR) ao estado "0" simultanemento.


Observe que o flip-flop (SR) è disparado por transição negativa.

Flip-flop de pedido de tratamento (SR)

O flip-flop (SR) é utilizado para gerar e controlar pedidos de interrupção nos sistemas de microcomputadores. Ele é levado a "1" assincronamente pelo pulso de CLR ativo baixo. Ao estar em estado "1", o flip-flop está em estado de são-interrupção.

A saída do flip-flop SR (Q) está consectada á entrada inversora de uma porta NOR. A entrada desta porta é não inversora e está concertida à lógica de seleção da pastilha (DSI - DS2).

A saída da porta NOR (INT) é ativo baixo (estado de interrupção) para concetar em entrada ativo baixo de circuitos de geração de prioridade (N.T. controladores de interrupção, por examplo).



Aplicações do 8212 em sistema de microcomputadores

1 - Símboto esquemático básico

II - Porta bufenzada*

III - Barra bidirecional de dados bufenzada*

TV - Porta de entrada com interrupção

V - Porta de instrução de interrupção

VI - Porta de saída

VII - Latch de status do 8080A


VIII - Latch de endereços do 8085A

^{* (}N.T. - Buferizada - neologismo proveniente da palayta Buffer, que significa que um cucanto teve sua espacidade de correcte aumentada).

1. Símbolo esquemático hásico

Dois examplos para se desenhar o 8212 em esquemáticos: (1) Acima uma vista detalhada mostrando a pinagem e (2) abeixo uma vista simbólica mostrando a entrada ou suída do sistema como uma barra de sistema (contendo 8 linhas paralelas). A suída para a barra de dados é simbólica para referenciar 8 linhas paralelas.

SÍMBOLOS ESQUEMÁTICOS BÁSICOS



II. Porta buferizada (Tri-State)

A utilização mais simples do 8212 é como uma porta buferizada. Amarrando-se o smal de modo (MD) em nível bacco o smal de strobe (STB) em nível alto, o tateb de dados funciona como uma porta lógica comum (não arrancesa dados). O buffes de saída é habilitado entilo pela lógica de seleção da pastilha (DSI * DS2).

Quancio a pastilha não citá selecionada, as suidas ficam em tre-state.


Quando a partilha é selecionada, os dados de entrada são diretamente transferidos para a saida. A corrente de entrada de dados é de 250 MA. As saidas de dados podem drenas 15 mA. A tenão de saida mínima é de J.65 volts.



III. Barra de dados bidirecional buferizada

Um par de 8212 com as entradas ligadas nas saídas podem ser utilizadas como um módulo de barra de dados bidirecional. Os componentes são controlados pelo controla de entrada da barra de dados que é conectado a DS1 no primeiro 8212 e a DS2 no segundo. Enquanto um campo fica ativo e funcionando como uma porta buferizada, o outro fica em tri-state. Este é um circuito bem átil para projetos de pequeno porte.

BARRA DE DADOS BIDIRECIONAL EUFERIZADA



IV. Porta de entrada com interrupção

Esta utilização do 8212 é como uma porta de entrada para o sistema que recebe um sinal externo de Strobe para avisar que foram armazenados dados dentro dela que, por rua vez, limpa o flip-flop SR, gerando um pedido de interrupção ao processador O processador é, então, desviado para uma rotina de tratamiento, identifica a porta, selectiona a pastilha e inhalita a entrada de dados para a barra do sistema.

PORTA DE ENTRADA COM INTERRUPÇÃO BARRA DE STROBE DADOS DE ENTRADA ENTRADA 8212 DO SISTEMA RESET DO 10 BISTEMA ACCIRCUITO DE SELEÇÃO PRIORIDADES DASPORTAS (ATIVO BAIXO) (DEHCEN A ENTRADA DE INTERRUPÇÃO DA CPU


V. Porta de imtrução de interropção

A 8212 pode ser usada para gerar uma restrução de interrupção (normalmente instruções de Restari) e colocá-ia na barra de dados. A pastilha é habilitada pelo sinal de reconhecimento de uma interrupção o polo sinal de seleção da porta. Este sinal é normalmente ligado à term. (DS1 pode ses utilizado para multiplexar instruções da interrupção de várias portas para uma barra comum.)



VI. Porta de saida (com protocolo)

A 8212 pode ser utilizada para transmitir dodos da barra sie dados para uma saída do estema. O strobe de saída pode ser usado como sinal de protocolo tel como "recebimento de dado", vindo de dispositivo ao qual o sistema está dando saída. Ele, por sua vez, pode interremper o sistema significando que o dado foi recebido. A seleção da porta provém da lógica de seleção (DS1 * DS2).




VII. Latch de grano do 8080A (armasenador de astado).

Aqui, o 8212 e utilizado como latch de estado para um sistema de micro-computador com 8080A. As entradas do 8212 são conecundas diretamente a barra de dados do 8080A. O diagrama de tempo musura que quando ocorrem o sinal Sync fique está conectido a DS2) e o sinal de fase 1 (D1) (unal proveniente do gerador de clock) unido o estado será irrascenado no 8211.

Nota: O simi de modo é amarzado em "1", de mantira que a saida do laton Ceu o tempo todo finishirada.


É mustrado que as duas ártas sas interação não a outra bidirecional de dados do microproceixados e a barra de controle.



VIII. Latch de endereços de baixa ordem do 8085A

O microprocessador 8085A unitiza uma barra de endereços multiplexados que comém os 8 bits menos significativos (baixa ordem) de endereço, durante a primeira parte do cicio de maquina. A mesma barra contém dados numa etapa posterior do mesmo ciclo. Um sinal habilitador do laten de endereços (ALE) é gerado pelo 8085A a tim de ser usado pelo 8212, para armazenar o endereço para que este possa estar disponível durante todo o ciclo de máquina.

Nota: Nesta configuração o sinal de mode (MD) é amatrado alto (VCC), mantendo o buffer de saída o tempo todo habilitado.



Absolute Maximum Ratings* (Valores Máximos Absolutos)

Temperature Under Sies Pleatio 0°C to +70°C
Storage Temperature 65°C to +160°C
All Output or Supply Voltages 0.5 to ±7 Volts
All Input Voltages 7.0 to 5.5 Volts
Output Currents 100mA


* COMENTARIO


Estarços materas de que és represticadas nos "Velures Máximos Absolutes" (Absolute Max. Hattings) podem dantificar permanantamente o componente. Estes são apenas valores máximos de estorço, é a operação funcional do componente nestas condições não está prevista. A exposição eos valores máximos absolutos por longos períodos afeta e conflabilidade do componente.


CARACTERISTICAS CC TA = 0°C a +75°C, Vcc = +5V ±5%


	Passmeler		Limits		Unit	Test Conditions
Symbol		Min	Typ.	Max.	Sinti	Last Conditions
le .	Input Load Gurrent, ACK, DSz. CR. DI nDie Inputs			- 25	ris.m.	V+ = .45V
19.	Input Loss Current MO Input			- 75	mA-	V≠ = .45V
ip.	Input Load Current DSr Input			-1.0	mA	VF = 45V
р	Input Leskage Current, ACK, DS. CR. Dis-Dis Inputs			10	μA	Va ≤Vac
lp:	Input Leakage Current MO Input			30.	JEA.	Vm ≤Vsc
In.	Input Leakage Current DS: Input			40	Au	Vn ≤ Vcc
Vc	Input Forward Voltage Clamp	11000		-1	Y	Ic = -5mA
VIL	Input "Low" Voltage		1	.85	V	
Visa	Input "High" Voltage	2.0			V.	
Vol	Output "Law" Voltage			45	V	Iou = 15mA
Von	Output "High" Voltage	3.65	4.0		A	IOH = -YmA
isc	Short Circuit Output Current	-15		-75	mA	Vo = 0V, Voc = 5V
(lo)	Output Leakage Current High Impedance State			20	HA:	Vo = .45V/5.25V
lec	Power Supply Current		90	130	mA.	


CARACTERISTICAS TIPICAS














CARACTERISTICAS CA TA = 0°C # +70°C, Voc = +5V ± 5%

(Constrat	Parameter		Limite	Unit	Test Conditions	
Symbol	Parameter	Min.	Typ	Max	WHI.	1 all Coudinglia
Tew	Pulse Wittin	10			rra.	
tPD.	Date to Output Delay			30	715	Note 1
TWE	Write Enable to Output Delay			40	ns.	Note T
ISET	Data Set Up Time	15			ns	
tH	Date Hold Time	20			ns.	
te	Reset to Cutput Delay			40	ns.	Note 1
ts	Set to Output Delay			30	85	Note 1
(E	Output Enable/Disable Time			45	ns	Note 1
te	Glear to Output Delay			55	ns	Note 1

CAPACITÀNCIA" F= 1MHz, VBIAS = 2.5V, VDC = +5V, TA = 25°C

Symbol	· ·	Limits		
	Teal	Тур. Мех-		
Cin	DS ₁ MD Input Capacitance	9pF 12pF		
CIN	DS2; CK, ACK, DI1-Dis Input Capacitance	50F 9pF		
Cour	DO1-DOs Output Capacitance	8pF 12pF		

Este perâmetro é amostrado e não testado a 100%.

8212 DIAGRAMA DE TEMPO DADOS STEW DELLOS SAIDA 100 yr 050 SATUA VOL. 134 TO 1.80 00. 150 DADOS 150 TIT. 578 m Fly = 1852 3.5% SAIDA × 159 STE 05x+05g 11/19 NOTA: CARGA DE TESTE ALTERNATIVA - IA +

one and a

CARACTERÍSTICAS DE CHAVEAMENTO


Condições de Teste

Input Puise Amplitude = 2.5V Input Rise and Falt Times 5ns Between 1V and 2V Measurements made at 1.5V with 15mA and 30pF Test Load

Note 1:

Test	Or.	Rt	Ra
ing live in in lo	30pF	3000	6000
TE ENABLE!	30oF	1000	180
IE ENABLE I	305F	5000	6000
E DISABLE	SpF	3000	6000
IE DIBABLEI	50F	1000	180

[&]quot;Includes probe and) g capecitance.



INCLUDING HE & PROBE CAPACITANCE

APÊNDICE C6


KR2376-XX

Keyboard Encoder Read Only Memory (ROM Codificadora para Teclado)

FACILIDADES

- Saídas diretamente compatíveis com TTL/DTL ou redes lógicas MOS
- Controle externo para selecionar polaridade da saída
- Controle externo para selecionar paridade par ou impar
- Operação com duas teclas sequenciais
- Tecla majúscula/minúscula
- Códigos programáveis com troca simples de máscara
- Oscilador interno
- Circuito de retardo controlado externamente para eliminar o efeito de Bounce
- Apenas um integrado é necessário para montar um teclado inteiro
- Proteção contra carga estática em todos os pinos de entrada e saída
- Proteção total para o circuito com camada de vidro


CONFIGURAÇÃO DOS DADOS



DESCRIÇÃO GERAL

O SMC KR2376-XX é uma ROM de 2376 bits com toda a lógica adicional necessária para transformar os sinais provenientes de um teclado de pólo simples num código utilizável de 9 bits. As saídas de dados e de Strobe são diretamente compatíveis com lógicas TTL/DTL ou MOS, sem utilização de nenhum componente para interfaceamento.

O KR2376-XX é fabricado com tecnologia canal-P de baixo limiar e contém 2942 transistores mim ámos componente monolítico, encontrado em encapsulamento de 40 pinos Dual-In-Line.



MAXIMUM GUARANTEED RATINGS (Valores Máximos Garantidos)

Operating Temperature Range	0°C to +70°C
Storage Temperature Range	"C10+150°C
GND and Van, with respect to Vot	-20V to +0.3V
Logic Input Voltages, with respect to Voc	-20V to +0.3V

* COMENTARIO

Esforços imaiores do que os especificados podem danificar permanentamente o componente. Estes são apenas valores máximos de esforço e a operação funcionar do componente nestas condições não está prevista.

DESCRIÇÃO DE OPERAÇÃO

O KR2376-XX contêm (veja figura 1) uma ROM de 2376 bits, contadores de E e de 11 estágios, um comparador de 11 bits, um oscilador, um circulto de retardo controlado externamente para eliminar efeito de Bounce, e saídas compatíveis com TTL/DTL/MOS.

A parte de ROM da pastilha é uma memória de 264 por 9 bits agrupadas em três conjuntos de 88 palavras de 9 bits. Níveis apropriados nas entradas de controle e deslocamento selecturam om dos três conjuntos de 88 palavras. Os dois contadores servem para endereças cada uma das 88 palavras de cada grupo. Sendo assim, o endureço da ROM é formado combinando-se as entradas de controle e deslocamento (Shift) com os dais contadores.

As saídas externas do contador de 8 estigios e as entradas externas do comparador de 11 bits são fixadas no teclado, de maneira a formar uma matriz X-Y com 88 chaves do teclado (teclas) nos cruzamentos dos fios. Na condição de espera, quando nenhuma tecla é apertada, os dois contadores são incrementados e endereçam a ROM sequencialmente. A ausência de um pulso de Strobe na saída indica que o conteúdo das suídas de dados não é válido neste instante.

CARACTERÍSTICAS ELÉTRICAS

(TA = 0°C to +70°C, Vgg = +5V ±0.5V, Vgg = -12V ±1.0V, a menos que especificado em contrario)

Características	Min.	Tipo	Max.	Unid.	Conditions
CLOCK	20	50	100	KHz	see (ig.1 footnote (**) for typical R-C values
DATA INPUT Logic "0" Level Logic "1" Level Input Capacitance	Vec-1.5		+0.8	V V př	
*Gontrol, Shift & Y0 thru Y10 *Control, Shift & Y0	10	100	140	µA.	Viv = +5 0V
thru Y10 Data Invert, Parity Invert DATA OUTPUT & X OUTPUT	5	.01	50	µA µA	$V_{N} = Ground$ $V_{N} = -5.0V \text{ to } +5.0V$
Logia "0" Level Logia "1" Level	Vec-1.0		+0.4	V	lou = 1.6mA (see fig. 7) low = 100 µA.
POWER CONSUMPTION		140	200	eyW	Nom Pawer Supp. Voltages (see fig. 8)
SWITCH CHARACTERISTICS Minimum Switch Closure Contact Closure Resistance	sae timing die		m-fig. 2		
between X1 and Y1 Contact Open Resistance			300	Ohm	
between X1 and Y1	7 × 10°			Ohm	

^{*} Entrada como resister interno para V GG

DIAGRAMA DE TEMPO





Fig. 2


CONEXOES DA FONTE PARA OPERAÇÃO TTL/DTL



CONEXOES DA FONTE PARA OPERAÇÃO MOS



DRIVER DE SAÍDA DO TECLADO



ESTÁGIO DE ENTRADA DO TECLADO





Fig. 4

Quando uma tecta a apertada, um único cominho a fechado entre uma das saídas do contador de 8 estágios $(X_0 - X_2)$ e uma das entradas do comparador de 11 bris $(Y_0 - X_{10})$. Após um número definado de ciclos de ciock, ocotrerá uma condição onde um nível do caminho fechado aré o comparador será igual a um nível na entrada correspondente deste comparador vindo do contador de 11 estágios. Quando iste ocorre, o comparador gera um sinal para o controle de clock e para a saída de Strobe (passando pelo circuito de retardo). O controle de clock pára de incrementar os contadores, e as saídas de dados $(B_1 - B_2)$ se estabilizam com o código de 9 bits selecionado, indicados como válidos pelo pulso de Strobe. As saídas de dados se mantêm estáveis mesmo se a tecla for liberada.


Como uma facilidade adicional, existem duas entradas para controle externo de polaridade das saídas de dados. "Parity Invert" (pino 6) permite o controle de "Parity Output" (pino 7) enquanto o "Data e Strobe Invert Input" (pino 20) permite o controle da polaridade das saídas de dados B₁ — B₂ (pinos de 8 a 15) e do "Strobe Output" (pino 16).

PADRÕES ESPECIAIS

Como o código gerado por tecta é definido durante a fabricação do componente, a codificação pode ser alterada para servir a aplicações especiais do rectado. Até 264 códigos de 8 bits (mais um bit de paridade) podem ser programados na ROM do KR2376-XX, cobrindo astim a maioria dos códigos utilizades comumente, tais como ASCII, EBCDIC, SELECTRIC etc. assim como diversos códigos especiais. O código ASCII é fornecido como padrão standard. Para padrões especiais, veja a figura 9.



MAPA DE CONFIGURAÇÃO DE CODIGO KR2376-ST # Bil ASCII, odd parity



DADO INVERTIDO TABELA VERDADE

MATERIAL TO THE PARTY PORT OF THE PARTY PA		CUPPUTE (BIABLE)
1	1	0
-		4
- 0		-1

TABELA VERDADE

MARK A STEN OF MARKET AND ATT	INTERNAL STRUME	57 100E (34 140) (34 140)
17	F	0
10	W.	- 9
4	0	- 10
6		

PARIDADE DA TABELA VERDABE

PARTY WERS INPUT	LINPLY ASSESSMENT		
1	1	0	
	1.	1	
7	0.		
0	0		

MODO DE SELECÃO

-2	Z	'n	N							7	7
-8	2		8								
8	t	b	0								
	w		TUBL	acc.	100	64	hun	 ·m.	644	6	



RI - Normal Mode, E + Spirit Mode, C + Coming Mode, E + Custor Mode, E + Custor Lings "Vi (see exa e) 889 Logue T + Spirius "

APÉNDICE C7

COM 2502 COM 2017 COM 2502/H COM 2017/H

Universal Asynchronous Receiver/Transmiter


UART

(Transmissor/Receptor Universal Assincrono)

FACILIDADES

- Diretamente compatível com TTL não necessita de circuitos de interfaceamento
- Operação em Full-Duplex ou Half-Duplex pode transmitir e receber simultaneamente com taxas de Baud diferentes
- Dupla huferização elimina necessidade de temporização externa
- Verificação do bit de partida diminui taxa de erros
- Totalmente programável tamanho du pulavra de dados, modo de paridade, número de bits de parada; um, um e meio, ou dois
- Master Reset limpa todas as saídas de estado
- Saidas Tri-State destinadas à estrutura de barras
- Baixo consumo necessidades mínimas de potência

CONFIGURAÇÃO DOS PINOS




- Operação em alta velocidade 40K bauds, 200 ns de strobe
- Entradas protegidas eliminam problemas de manuscio
- Encapsulamento cerárrico ou plástico fácil inserção em cartões

DESCRIÇÃO GERAL

O UART é um circuito MOS/LSI, que desempenha todas as funções de transmissão e recepção associadas à comunicação de dados assóncronos. Este circuito é fabricado usando tecnologia de baixo consumo CANAL P óxido-mítrido da SMC. O modo duplex, a taxa de Baud, o tamanho de palavra, o modo de paridade e o número de lots de garada são programáveis independentemente utilizando-se os controles externos. Podem existir 5, 6, 7 ou 8 hits de dados, paradade par/impar ou sem paridade, 1 ou 2 bits de parada ou 1,5 bits de parada, quando se utiliza um codigo de 5 hits di COM 2017 ou COM 2017/H.

O UART pode operar tanto em Full-Duple's quanto em Half-Dupley. Estas facilidades de programação possibilitam no usuário interfacear com todos os periféricos assíncronos.



DESCRIÇÃO DE OPERAÇÃO - TRANSMISSOR

De micio, a alimentação é ligada, um relógio cujo frequência é 16 vezes maio: do que a taxa de baud desejada é ligado e o Master-Reset é pulsado. Nestas condições, TBMT, TEOC e TSO ficam em estado alto ("1").


Quando TBMT e o TEOC estão altos, os bits de controle podem ser configurados. Feito isto, os bits de dados podem ser configurados. Normalmente, os bits de controle são coefigurados moes dos de dados. Entretanto, se as especificações de tamanho de palso não forem violadas. TSD e CS poderão ocorrer simultaneamente.

Uma vez que o atrobe de dados (TDS) tenha sido pulsado, o sensi TBMT vai para estado baixo, indicando que o registro dos bits de dados já está chejo e que não pode receber novos dados.

Caso o registro de deslocamento do transmissor esteja transmitindo aigum dado carregado anteriormente, o unal TRMT permanece baixo. Se o registro de deslocamento do transmissor estiver vazio, ou quando ele acaba de transmitir o dado anterior, o dado do boffer será carregado imediatamente no registro de deslocamento do transmissor e a transmissão de dados terá inícia. TSO var para baixo (o bit de partida), TEOC var para baixo, TBMT un para o alto, indicando que o dado do buffer foi carregado no registro de deslocamento e que o registro de dados do buffer já pode receber um novo dado.

Uno um novo dado seja carregado no registro do buffer de dados neste restante. TBMT vai para baixo e fica neste estado até que a transmissão alual se camplete. Pode-se esperar o tempo de transmissão de um caracter inteiro antes de carregar o próximo caracter, sem que haja perda na velocidade de transmissão. Esta é uma vantagem da dupla buferização. (N.T. a palavra buffer aqui é utilizada significando um registro de armazenamento.)

A transmissão de dados se processa de um modo ordenado: bit de partida, bits de dados, bit de paridade (caso selecionado) e o (os) bits de parada. Quando o último bit de parada ficar na linha durante o tempo de um bit. TEOC vai para alto. Se TBMT estiver alto, o transmissor estará inoperante e, caso se deseje, novos bits de controle podem ser carregados antes de próxima transmissão de dados.




DESCRIÇÃO DE OPERAÇÃO - RECEPTOR

De múcio, a alimentação é ligada, um relógio cuja freqüência é 16 vezes a taxa de baud desejada é ligado e o Master-Reset é pubado. O sinal de dado disponível (RDA) está baixo. Os bits de controle para o transmissor e o receptor são os mesmos.

A recepção de dados começa quando a linha de outrada sensi transiciona de "1" para "0". Caso a linha RS1 permaneça em "0" pelo tempo de mais 1/2 bit, então a tenta a verificação de um bit de partida genuino. Caso a linha voite a "1" antes de tempo de 1/2 bit, o processo para verificação do bit de partida retorcia. A transição de "1" para "0" deve ocorner para possibilitar a verificação do bit de partida. Uma vez feita esta verificação, a recepção de dados procede de uma maneira ordenada: bit de partida verificado e recebido, bits de dados recebidos, int de partida recebido (se houver) e os bits de parada recebidos.

Caso o bit de paridade transmitido não seja gual ao recebido, o dip-floy de uno de paridade do buffer da palavra de estado é colocado alto, indicando erro de paridade. Estretanto, se o modo de paridade não for relecionado, este flip-flop será mantido incondicionalmente barxo, intitudo a indicação de paridade. Caso um bit de parada não seja recebido devido a um erro de formação do caracter, o flip-flop de erro de formato é colocado alto para indicar um erro de formato (estrutura).



Uma vez que um caracter é totalmente recebido, a lógica interna verificará o sinal de dado disponível (RDA). Caso neste instante RDA esteja alto, o receptor assume que o caracter recebido antenormente não foi lido e o flip-flop de conflito de dados é colocado alto. A única maneira do receptor saber que o dado foi lido é colocando o social de dado disponível (RDA) em baixo.

Neste momento, o sinal RDA sai para alto, indicando que todas as saídas estão disponíveis para serem examinadas. O registro de deslocamento do receptor está disponívei para receber um novo caracter. Devido à dupla bulerização, tem-se u tempo de um caracter inteiro para ler o caracter recebulo.

DESCRIÇÃO DA FUNÇÃO DOS PINOS

Nº PINO	SÍMBOLO	NOME	FUNÇÃO
1	vcc	Power Supply	Almentação +5V
2	VDD	Power Supply	Alimentação - 12V
3	GND	Ground	Term
4	ILDE	Received Data Emble	tim nivel basso nabilità as saldas (RD8-RD11) de registro de recepção
5-12	RDS-RD1	Receiver Bata Outputs	5 saidas de dados tri-state l'abilitadas por RDE. As saidas de dados não atilizadas como selectionadas por NDBI e NDB2 terão nível haixa e os caracteres recebidos serão normalizados i direita, t.e., o bit menos significativo aparecerá na saica RDI.
13	RPE	Receiver Parity Error	Esta salda tri-state (nabelliada por SWE) fica am alto se o bit de ovaridade do casaster recebido for diferente da partidade selecionada.
14	RFE	Receiver Framing Ecrot	Esta cardo tri-state (habilitado por SWE) fica em alto se o curacter recebudo não tivos um bir do parada valido.
15	ROR	Receiver Over Run	Esta saida ta)-state (habilitada por SWE) fica em alto se o caracter recebido antercormente não foi lido (RDA = 1) antes que o caracter alual tenha sido transferido para o regisero da recepção.
16	SWL	Status Word Enable	Um nivel barco habilità as saidas (RPE, RPE, ROR, RDA e TBMT) do regatro da palavra de vatado.
17	RCP	Receiver Clock	Esta sectuda é um elock, cuja frequência é 16 vezes a taxa de hand desejada para recepção.
(8)	RDAR	Receiver Data Available Reset	Um nine) haixo colora a saida RDA em baixo.
19	RDA	Regeiva Data Available	Esta salda fri-state (habilitada por SWE) fica em asto quanco um casacter satusto foi recebido e transferido para o registro de recepção.
20.	RSt	Receiver Serial Input	Esta orienta aresta uma corrente senal de bats. Uma transição de "1" para "0" é necessária para mucha a recupção de dados.
21	MR	Master Roset	Esta entrada deve ser pulsada para "I" após ligar a alimentação. Isto colocará em alto TSO, TEOC e TBMT, o em baixo RDA, RPE, RFE e ROR.
22	TRMT	Transmitter Suffer Empty	Esta saida tri-state (habilitada por SWE) fica em alto quando o registro de transmissão pode ser carregado com novo dado.
23	TDS	Transmitter Unto Strobe	Um nível baixo de Strobe carrega os bits do dado no registro do craosmasor.
24	TEOC	Pranumitter End of Character	Esta raida fica em alto toda vez que um caracter interio é transmitido. Ela fica neste estado mé o micro da transmissão do próximo caracter ou por meio período TCP no case de transmissão contínua.
25	TSO	Transmitter Serial Output	Esta salda fornece serialmente o caracter inteiramento transmitido. TSO fica em alto quando não há transmissão de dados.
26-13	TD1-TD8	Transmitter Data Inputs	São 8 linhas de entrada de dados (habilitadas por TDS). As linhas não infilizadas (selecionadas por NDB1 e NDB2) godera ficar em qualquer estado. O bit menos significativo deve sei sempre colocado em TD1.
34	C8	Control Strabe	Din nívei alto nesta linha carrega os bits do controle (NDB1, NDB2, NSB, POE e NPB) no registro de armazenamento dos bits de controle. Esta linha deve ser pulsada ou conectada fisicamente a um nível alto (V _{CC}).

35	NPB	No Parity Bit	Um nível alto nesta linha climina o bit de paridade da Iranse O(s) bit(s) de parada seque(m) imediatamente o último bit de Em compensação, o receptor precisa que o(s) bit(s) da minha(m) imediatamente apos o último bit de dados. A said também é forçada a um nível baixo (veja pino 39-POE).				
36	NSB	Number of Stop Bits	Esta entrada seleciona o número de bits de parada. Um nível bai nesta tinha seleciona i bit de parada. Um nível alto seleciona dou b de parada. Selecionando se dois bits de parada, quando se progratuma palavra de dados de aperas 5 bits, gera-se 1,5 bits de parada caso das COM 2017 ou COM 2017/H.				
37-38	NDB2, NDB1	Number of Data Bits/Character	Ertan dons contri 5. 6, 7 on 8	idas são decedificadas trits de dados/caracter	internamente para selecionar , segnindo a tidicia verdade:		
			NDB2	NDBI	bits de dados/caracter		
			L H H Ubs L = baixs	L H L H	5 6 7 8		
19	304	Octo/Even Parity Select		tade tanto para o tran-	io com a certuala NPB determina amissor como para o receptor,		
			NPB	POE	Modo		
			1. 1. II	L H X	Paridade impar Paridade par Sem paridade		
			Obs. L = baixo U = elio				

Immittee Clock

TCP

40

Lata entrada é de um clock cuja frequência é de 16 vezes (16X) a taxa de band occujada para transmissão.

DIAGRAMA DE TEMPO DA TRANSMISSÃO 8 SITS, PARIDADE, 2 BITS DE PARADA

twin empire p X




No inítio da transmissão de dados ou quando não se está transmitindo a 100% da utilização de linha, o bit de partida será colocado na linha TSO durente a transição de "1" para "0" do clock TCP, obedecendo a transição negativa de TDS.

DIAGRAMA DE TEMPO DE RECEPÇÃO 8 BITS, PARIDADE, 2 BITS DE PARADA



A linna RDA não foi levada previamente a núvel baixo (ROR = 1)
 A linna RDA foi levada previamente a núvel baixo (ROR = 0)

DETECÇÃO / VERIFICAÇÃO DO BIT DE PARTIDA



Caso a linha RS1 permaneça em tenero pelo tempo de 1/2 bit, am genulno bit de partida e verificado. Caso esta linha volte o nível alto antes en tempo de 1/2 bit, a verificação do bit de partida e reiniciada.

EED RATINGS" (VALORES MAXIMOS GARANTIDOS)

Committee of the commit	
Operating Temperature Range	
	TATALETTE STATE OF THE STATE OF
Storage Temperature Range	
Lead Temperature (soldering, 10 sec.)	+325°C
Positive voltage on any Pin, Vol.	+D 3V
Manakhar Vallaga an any Ole Was	TARREST AND THE PROPERTY OF THE PARTY OF THE
Negative Voltage on any Pin, Voc	


Comentário – Exforços majores do que os especificados podem danaficar permanentemente o componente. Estes são apenas valores máximos de esforço e a operação funcional do componente nestas condições não está prevista.


CARACTERÍSTICAS ELÉTRICAS (TA = 8°C & 70°C, Voc = +5V ±5%, Vop = -12V ±5%, a menos que específicado em contrário)

Parametro	Win.	Tipo	Mix.	Unid.	Candigion
D.C. CHARACTERISTICS					
INPUT VOLTAGE LEVELS					
Law-level, VL	Voc		5.8	V	
High-level Vi-	Vcc+1.5		Vcc	V	
OUTPUT VOLTAGE LEVELS					
Low-level, Vac		0.2	0.4	V	for = 1.6mA
High-level Von	24	4.0	15.50	V	In = 100µA
INPUT CURRENT					
Low-level, In			1.6	mA	see note 4
OUTPUT CURRENT			2.7		
Leakage, but			-1	DA	SWE = RDE = Vin. 0 \(\square \) Vout \(\le \) 15V
Short circuit, los**			10	mA.	Vout = 3V
INPUT CAPACITANCE					
All inputs, CN		5	10.	př	Vis = Voc. f = 1MHz
OUTPUT CAPACITANCE				-00	City Control of the C
All pulputs Cour		10	20	of	SWE = NOE = Vm, I = IMHz
POWER SUPPLY CURRENT		100	-		- 19 6 3 M. Janes
lás			28	mΛ	All outputs - Von, All inputs - Voc
Ino			28	mA	THE STATE OF THE S
A.C. CHARACTERISTICS					TA = -25°C
CLOCK FREQUENCY					14-163.0
(COM2502, COM2017)	DC		400	KHz	RCP TCP
(COM2502H, COM2017H)	DC		640	KHZ	RCP TCP
PULSE WIDTH	1000		0.00	-	(100)
Clock	1			L/S	RCP TCP
Masterreset	500			6.8	MR
Control strobe	200			13	GS
Transmitter data strobe	203			13	TES
Receiver data available reset	200			F/S	RDAR
INPUT SET-UP TIME	- 1				
Data bits	≥0			ns	TO1-TD8
Control bits	≥0			ns:	NFS, NSB, NDB2, NDB1, PCE
INPUT HOLD TIME	2.0				and the
Data bits	≥0			ns	TD1-TD8
Control bits	≥0			ris	NPB, NSB, NDB2, NDB1, POE
STROBE TO OUTPUT DELAY					Load = 20of +1 TTL input
Receive data enable			350	ns	RDE Tem, Tem
Status word enable			350	na	SWE Teon, Teon
OUTPUT DISABLE DELAY			350	RS.	RDE, SWE

^{**} Não mais que uma salda deve sar curtocircuitada de uma vez.

- NOTAS: 1. Se o transmissor estiver instivo (TEOC e TBMT em alto), o bit de partida aparecerá na linha TSO pelo espapo de um período de clock (TCP) após a transição regative de TDS.
 - D bit de partida (transição de "1" para "0") será sempre detectado durante um período de clock (RCP), garantindo um desido máximo do bit de partida de 1/16 avos do tempo de 1 bit.
 - As saidas tri-stata posauem très estados: 1) balka impedância para V_{CC}, 2) balka impedância para terra, 9 3) alta impedancia CFF ≥ 10M phms. O estado de "OF" é controlado pelas entradas SWE e RDE.
 - No estado estacionário (Steady State) não fiui corrente para interfacemento com TTL ou MOS (COM 2502 ou COM 2502/H).





APÊNDICE C8

CRT 5027 CRT 5037 CRT 5057*

CRT Video Timer and Controller

UTAC

(Controlador e Temporizador de Vídeo CRT) Obs.: CRT – tubo de raios catódicos

FACILIDADES

- Formato do Display totalmente programável
 - Caracteres por linha (1 a 200)
 - Linhas de dados por tela (1 a 64)
 - Varreduras por linha (1 a 16)
- Formato programavel do sincronismo do monitor
 - Varredoras/tela (256 a 1023)
 - Parte visível "front porch"
 - Largura de SYNC
 - Parte não visível "back porch"
 - Interligação/Não-interligação
 - Apagamento vertical
- Entrada Lock Line (CRT 5057)
- Saídas diretas para o monitor de video
 - Sync horizontal
 - Sync vertical
 - Sync composto (CRT 5057, CRT 5037)
 - Apagamento
 - Cursor coincidente
- Programação através de:
 - Barra de dados do sistema
 - PROM externa
 - ROM de máscara opcional

CONFIGURAÇÃO DOS FINOS



- Compativel com CRT standard ou não-standard
- Taxa de restauração (Refresh): 50 Hz, 60 Hz
- Rolamento
 - Por linha
 - Multilinhas

- Registro de posicionamento do cursor
- Formato do caracter: 5 × 67, 7 × 9 ...
- Posicionamento vertical de dados programável
- Interligação da corrente de feixe, balanceado (CRT 5037)
- · Compatibilidade gráfica
- Aplicações de Split-Screen
 - Vertical
 - Horizontal

- Operação Interligada/Não-interligada
- Compatibilidade TTL
- Projetado para barras
- · Operação em alta velocidade
- Tecnologia de canul-N de silício COPLAMOS
- Compativel com CRT 8002 VDAC
- Compativel com CRT 7004

DESCRIÇÃO GERAL

A pastilha controladora e temporazadora de CRT de video (VTAC) é um componente programával de 40 pinos MOS/LSI, canal-N, COPLAMOS que comém as funções biguas recessiras para getar todos os souse de temporas que para apresentar e formatar dados de video, interligamento ou cão para monitores de CRT standard ou cão.

Com exceção do canador de pantes, que seve ser sucromando com uma frequência de video acomo de 25 MHz e, portanto, não recomendado para implementação com MOS, toda formatação de tela, tois como sincontantes francional, vertical e composio, caracteris por tinho, finhas por tela e varrecoras por tinho de caracteris e por rela, é totalmente programável. O contador de linha de caracteris foi projetica para facilita o relamento.

A programação é feita através da carga de 7 registros de comrele de 8 bits diretamente de uma parre bidirecional de dados de 8 bits. Quatro registros de linhas de endereçamento e uma linha de habilitação da pastilha proporcionam ama compatibilidade total com microprocessadores, com respeito à configuração inicial de programação. A pastilha pode ser "autocarregada" por uma PROM externa, colocada na barra de dados, como explicado na seção de OPERAÇÃO, A formatação também pode sur programada através de opção de mascaramento

Além dos seto registros de controle, existem dos registros aficionas para armazenar os endereços do cursor da linha de caracteres, para geração do unal de video com cursos. El contendo destes con registros pode ses lide também pela barra para atualização por programa.

Existem três versões do VTAC. O CRT 5027 fornoce operação não interiigada cara um mirror par ou impar de variedares por linha de caracteres, ou operação interligada com número par de variedares par de variedares por linha de caracteres. O CRT 5037 pode ser programado para um número par ou impar de variedares por linha de caracteres, elembra se modos, interligado ou não. Programando se o CRT 5037 para um número impar de variedares por linha de caracteres, elembra se e distorção dos caracteres causada por uma correcte de trixe não-par, normalmente associada à interligação de campo impar/campo par de displays alfanuméricos.

O CRT 5057 fornece a capacidade de se "amarrar" (Lock) il taxa de restauração vertical do CRT, como controlada pelo pulso de inneronismo vertical do VTAC com a frequência da rede de 50 Hz ou 60 Hz, aliminando-se assim o efeito conhecido por "Swim" (ondulação). Esta facilidade é especialmente util para os restemas curopeus.

A forma de enda de frequência da rede, transformada para os núesis lógicos requerados pelo VTAC, é aplicada da entrada de Luck. O VTAC de trabir a principo de um pulso de sincurranmo vertical aré ocorrer uma transqua de "0" para "1" nesta entrada. O pulso de Syno vertical é, critica, intendo ditronte uma variscinto de linha acés cola transição passas pelo limite de estado "1" do VTAC.


Para possibilitar a existência do pino de Lock, o pino de sincronismo composto não é foraccido no CRT 5057.

DESCRIÇÃO FUNCIONAL DOS PINOS

Nº PINO	SIMBOLO	NOME	ENTRADA/ SAÍDA	FUNÇÃO
25-18	DB0-7	Data Bus	ES	Berra de dados. Barrra de critrada para palavras de controle do rateroprocessador ou PROM. Barra bidirecional para endereço de surson.
3	CS	Chip Select	E	Sinai de seleção da pastilha.
39, 40, 1, 2	A0-3	Register Address	E	Bits de endereçamento para selectorias lun entre os sete registros de controle ou os registros de endereços do cursor.
9	ŌŠ	Data Strobe	В	Armazona DB0-7 no registro apropriado ou libera o endereço do cursor ou da linha do cursor para a barra de dados.

12	DCC	DOT Counter Carry	E	Transbordo de contados de pontos externo, estabelecendo taxa básica para daracter. Clock de caracter
38-32	H0-6	Character Council Output	S	Saidas do contador de caracteres.
7,5,4	R1-3	Scan Courter LSB	S	Très bits mais significativos do contador de surredura; entradas de seleção de linha nam o gerados de caracteres.
31	H7/DR5	H7/DR5	8	A definição deste pino é programável. A saúda será o MSB (bit mais significativo) do contador de carecteres se o contador de linhas horizontais (REGO) for \$\geq 128\$; caso contrário, a saida será o MSB do contador de linha de caracter.
8	RO	Scan Counter LSB	S	Bit menos significativo do contador de varreduras. No modo interligado com um número par de varreduras por linha de caracter. Ro ini pulsar na fasa do campo, para um número impar de varrecuras por linha de caracter no modo interligado. Ro ira pulsar na taxa da linha de caracteres.
26-30	DK0-4	Data Row Counter Outputs	2	Saldas do contador de tinha de caracteres.
7.5	BL	Blank	S	Define a porçati nho aliva das variedaras horizontais e verticus.
1.5	HSYN	Horizontal Sync	S	Início do retraço horizontal
11	VSYN	Vertical Sync	S	Início do retraço-verticiá.
10	CSYN/ LLI	Composite Sync Output/ Line Lock Input	8/E	Nos CRT 5027 e CRT 5037 são fornecidos um sinal ce sitieronismo composto. Esta saída fica ativa spenas no modo não interligado. É fornecida uma forma de onda real de sineronismo composto do tapo RS-170. Para o CRT 5057 este pino é para entrada de Lock com a rode.
16	CRV	Curses Video	8	Define a localização do cursos do campo de dados.
14	V _{cc}	Power Supply	T.A.	Forte de alimentação de +5V.
13	V _{DD}	Power Supply	F.A.	Fonte de alimentação de +1.2V.
			OPERAÇÃO	

A filosofia de projeto empregada fo) a de permitir o componente interfacear tanto com um sistema bascado en microprocessador como em sixtemas de lógica discreta. O componente pode ser programado de duas mandras pelo asuario: soravés de barro de dados do processador como parte da rotina de inicialização, ou so tigar acravés de amos PROM eolocada na barro de dados o enderaçado



diretamente pelas saídas de seleção de linho da pastitua (vide figura 4). Sete palavras de 8 bits são necessárias para a completa programação da pastilha. A configuração dos bits destas palavras está mostrada na Tabela I. A informação contida nestas acte palavras consiste no seguinte:

Formutação Horizontal:

Caracteres/linha

(Characters/Data Row) Código de 3 bits fornecendo 8 tamanhos possíveis da linha de caracteres de 20 a 132. Um componente standard poderá ser configurado com linhas de 20, 32, 40, 64, 72, 80, 96 e 132 miracteres.

Retardo de sincronismo horizontal

(Horiz, Sync Delay) - Configuração de 3 bits tornecendo até 8 tempos de caracter para geração do "Parte Visível" (front porch).

Largura de sincronisme horizontal

(Harra, Sync Width) - Configuração de 4 hits fornacendo até 15 tempos de caracter para geração da largura do sincronismo horizontal

Contagem de linhas horizontais

(Horiz, Line Count) - Configuração de 8 bits fornecendo até 256 tempos de saracter para tima total formatação horizontal.

Bits de atraso.

(Skew bits) — Código de 2 bits, fornecendo atraso de 6 a 2 caracteres entre o contador de endereço horizontal e os sinais de Blank e de Sync (Horiz, Vert, e composto) pura permitir a retemporização dos dados de video antes da geração do sinal de video composto. O sinal de video de cursor também é atrasado em Junção deste obdigo.

Formatsção Verticale

Interligado/Não-interligado

(Interlaced)

/Non interfaced) — Este bit formere apresentação do dados com formatição do campo impar/par para sistemas interligados. O tempo dos contadores serticais é monitir do como dissertio abaixo. Um nível alto estabelece o modo exterligado.

Variedura/Tela

(Scana/Frame) - Configuração de 8 bits definidos de acordo com o seguintes equações: seja X = valor da configuração dos 8 bits.

 No modo interligado - Varreduna/Join - 2X + 513. Então para 525 varreduras deve-se programar X = 6 (00000110); O successiono vertical ocorrerá precisamente a enda 262,5 varreduras, produzindo, aven, dois compos interligados.

Alamce = 513 a 1023 varredurat/ Tela, spenss contagens frapares.

2) No modo não-interligado - Varreduras/tela = 2X + 256 Então para 262 varreduras deve-se programar X = 3 (00000011) Alcance = 256 a 766 varredura/tela, apenas contagons pares. Em ambos os modos, a largura de socionismo vertical é fixada em três varreduras borizontais (= 3H).

Início de dados vertical

(Vert. Data Stort) — 8 hijis definició o mimero de linhas de varreduras existentes do inicio do pulso de Sync vertical até o inicio do aparecimento de Jados na tela. Nesta linha de varredura, o contador de linha de caracteres é configurado com o endereço da linha de caracteres do inicio da tela.

Linhas de caracteres/tela

(Data Rows/Framo) - Configuração de 6 bits permitindo até 64 linhas por tela.

Ultima linha de caractez

(Last Data Row) - 6 but que permitera rolamento para cima ou para baixo através de uma pre-cargo definindo e contegem de último línho de caracteres colocado na tela.

Varruduras/linhas de caracteres

(Scan/Data Row) - Configuração de 4 bits permitindo ste 16 linhas de varredoras por linha de caracteres.

FACILIDADES ADICIONAIS

Inicialização do componente:

Sob controle de microprocessalor — O componente pode ser inicializado com o estado "0" pelo sistema un por programa, colocando-se o endereço 1010 nas linhas A3-0.

Por "autocarregamento" — Era sistemas sem processadores, o autocarregamento é realizado colocando-se e mantendo-se o endereço 1111 nas linhas A3-0, e é iniciado com a recepção do pulso de Strobe (DS). O endereço 1111 deve ser mantido por tempo suficiente para permitir o corregamento dos ? registros. Na maioria das aplicações tempo de 1 milisagando.) A sequência de tempo iniciará uma linha de corredana após a remoção do endereço 1111. Em tistemas com processadores, o autocarregamento tem início colocando-se o endereço 0111 nas linhas A3-0. O autocarregamento é finalizado enviando-se um comando de partida ao componente que também inícia a cadeia de temponização.

Rolamento:

Juntamente com o registro de armazeramento da última linha colocada na tela (REGISTRO 6), um comunito de rolamento (endereço 1011) enviado ao componente irá incrementar a contagem da primeira linha colocada na tela para facilitar o rolamento para cima em algumas aplicações.

MAPA DE PROGRAMAÇÃO DOS REGISTROS DE CONTROLE

Contagem de linhas horizontais: total de caracteres/Enha = N+1, N = 0 a 255 (DEBO = LSB).

Obs.: LSB = bit menos significativo.

DBI DBO DB2 Caracteres/linha: 20 caracteres ativos/links n 0 0 1 Ø. a 40 0 1 64 1 a 1 72 0 0 Ł 80 3 ä 96 1 1 23. 132

Retardo do sincronismo harizontal: N, de l a 7 tempos de caracter (DBO = LSB) (N = 0 não é permitido).

Largura do sinéronismo horizantal: = N, de 1 a 15 tempos do caracter (DBF = LSB) (N = não é permitido).

atraso SYNC/BCANC atrasa do cursor

Bita de atraso:	DB7	DBS	(tempos de	e caracteres)
AND AND ADDRESS.	0	0	0	0
	1	A	1	0
	0	1	2	1
	1	1	2	2

Varreduras/tela:

Configuração do 8 tota definidos de acendo com as seguintes equações: seja X — valor da configuração dos 8 bita

- No modo interligado Varreduras/tola = 2X + 513. Então para 525 varreduras dave-se programar X = 6 (00000110). O sincremiano vertical ocorrera precisamente a cada 762-5 varreduras produrando, assum, dota campos interligados.
 Alcance = 513 ± 1023 varreduras/tola, apenas contagens impares.
- No modo não interligado Varraduras/teia = 2X + 256. Então para 262 varreduras deve se programar X = 3 (000/00011).
 Alcance = 256 a 766 varredura/feia, apenas contagens pares.

Em ambot os modos, a largura de sincromisso vertical é fixada em três varreduras

horizontais (= 31f).

Infeio de dados vertical:


N = número de arrano de linhas da varredura após a transição do ainermensos vertical da posição imenal do vertical (DBO = LSB).

Linhas caracteres/teta:

Número de tielas de caracteres = N + 1, N = 0 a 63 (DBO = LSB).

Ultima linha de caracteres:

N = endereço da última linha de caracteres colocada no victeo; N = 0 a 63, ex.; para 24 linhas de ceracteres, programas N = 25. (DBO = 1.8B).



Pigura 4 Esquema de autocarregamento para configuração do VTAC,

Mode:

No registro 1, DB7 = 1 estabelece modo de interligação.

Varreduras/linha de caractères:

[Modu interligado]

CRT 5027. Varreduca/linha de caracteres = N f 1, onde N = número programado de linha de caracteres.

N=0 a 15. As surreduras por linha de caracteres devem ser em número par. CRT 5037, CRT 5057: Varreduras/linhas de caracteres = N+2 N=0 a 14, números pares ou impares [Modo não interigado]

CRT 5027, CRT 5037, CRT 5057: Varreduras/links de caracteres = N+1.

N = 0 a 15, mimeros pares ou impares


Seleção de registros/Códigos de comando


A3	A2	Al	A0	Seleção/Comando	Descrição
0.	0	0	D	Carregar registro U	
0	0	0	1	Carregar registro 1	
0	0	1	0	Cirregar registro-2	
0	D	1	1	Carregar registro 3	
0.	1	0	0	Carregar registro 4	Veja Tubets I
0	1	0	1	Carrigue registro 5	
0	1	1	0	Carregar registro 6	
0	1	1	1	Processador inicis a autocarga	Comando do processados instrumdo o VTAC para entrar em modo de autocarga (via PROM externa)
1	0	D	0	Ler enderego da linha do cursor	
1	0	0	1	Les endereço do cursos	
1	0.	1	Q	Reset	Inicaliza a cadera de temportração para o canto superior esquesdo da tela. O reset é dado pela linha BS e os contudares são presos nidarem liberados pelo comando de partida.
1	0	1	1	Rolamento para cuna	incrementa o endereço da proneira linha de caracteres colocada na lela ex, antes de receber o comando de rolamento – linha superior = 0, linha inferior = 23. Após a recepção deste comando - linha superior = 1, linha inferior = 0.
1	F	0	0	Carregar o endereço do cursor*	
1	L	0	1	Carregar o endareço da linha de corsor *	
1	1	1.	0	Iniciar cadem de temporização	A recepção deste comando após um Reset ou um comando de autocarga irá dispatar a cadeia de temporização após uma linha de warredura apreximadamente. Em aplicações que requerem operação síncrona de mais de um CRT 5027, o transbordo do contador de pontos deve ser mantido baixo ourante a OS para esto comando.
	1	1	1	Autocanga sem processador	O componente começará a autocarga via PROM quando DS ficar baixo. O comando 1111 deve ser mantido na linha de endereço A3-0 por tempo suficiente para garantir a autocarga (o contador de varreduras deverá passar por um ciclo inteiro pelo menos uma vez). A autocarga é terminada automaticamento e a cadoia de temporização é iniciada quando o endereço 1111 é removido, independentemente de DS. Para operação tincrona de mais de um VTAC, o transbordo do contados de pentos dave ser mantido baixo quando o comando for retirado.

^{*}NOTA Durante a autocarga, u registro de endereço do cursor (REG 7) e o registro de endereço da linha do cursor (REG 8) são habilitados durante os estados D111 e 1000 das saídas R3-R0 do contador de varreduras respectivamente. Portanto, os dados relativos so cursor na PROM deverão ser gravados nestes endereços.

Tabela 1







PROGRAMAÇÃO; VARREDURAS/TELA PARA SER MAJOR QUE LINE LOCK MÍN × H

Maximum Gueranteed Ratings* (Valores Máximos Garantidos)

Operating Temperature Range	
Storage Temperature Range	55°C to + 150°C
Lead Temperature (soldering, 10 sec.)	2841 14447511 -14- +325 C
Positive Voltage on any Pin, with respect to ground	10.0V
Negative Voltage on any Pin, with respect to ground	1

* COMENTÁRIO

Esforços malores do que os específicados podem danificar permanentemente o componente. Estas são apenas valores máximos do esforço, e a operação funcional do componente pastis condições não astá prevista.

NOTA

Quando alimentar este componente com funtes de alimentação de laboratorio ou do sistema, é importante que não se ultrapassem os Valores Máximos Absolutos ou poderá ocorrei falha. Algumas fontes de elimentação apresentam perturbaçãos nas saídas (spikes, glitches) quando são ligados ou destigados. Além dispositentes de soltagem na rade CA podem aparecer na saída CC. Por exemplo, a fonte de alimentação do bancada programaça para fornacer = 12 volts pode ter grandes transientes de tensão quando a alimentação CA & ligado ou destigado. Se isto por acaso estive existindo sugare se a utilização de um circuito de limitação (Ciemp Circuito).

CARACTERISTICAS ELÉTRICAS (Tx=0°C to 70°C, Vcc++5V : 5%, Vcc= 112V : 5%, a menos que especificado em contrário).


D.C. CHARACTERISTICS	Parameter	Min.	Typ.	Max.	Unit	Comments
NFUT VOLTAGELEVELS	D.C. CHARACTERISTICS					
High Level, Var. Vec-15						
DITFUT VOLTAGE LEVELS					V	
CONTENT VOLTAGE LEVELS Low Level—Vol. for Fig.3 0.4 V to =3.2ma		Voc - 1.5		Voc	V	
LOW Level— Vo. for Fig. 3 Low Level— Vo. for Fig. 6 Low Level— Vo. for F						
Low Level - Vo. All Chees 104 104 - 40	Low Level - Vo. for Fig.3					
High Level - Vowal others 24 104-40Ja	Low Level Vo. All circles			0.4	٧	
High Environ - Voludal others 2.4	High Level-You for Rg 3, DBB 7					
EDW Level: 16 (Address, CS on V) Leskage, 10 AN Inputs except Address, CS) INPUT CARACITANCE Dist Bus Con Dist, Clock, Con All birms Con DATA BUS LEAMAGE in INPUT MODE Ion DATA BUS LEAMAGE in INPUT MODE Ion ACC CHARACTERISTICS DOT COUNTER CARRY Toc Tequency PW ACC CHARACTERISTICS DOT COUNTER CARRY Toc Toc Toc Toc Toc Toc ADDRESS, Chip Select Selectione ADDRESS, Chip Select Selectione Toc Toc Toc Toc Toc Toc Toc To	High Enviro-Volvati others	24				10m-40m8
EDW Level: 16 (Address, CS on V) Leskage, 10 AN Inputs except Address, CS) INPUT CARACITANCE Dist Bus Con Dist, Clock, Con All birms Con DATA BUS LEAMAGE in INPUT MODE Ion DATA BUS LEAMAGE in INPUT MODE Ion ACC CHARACTERISTICS DOT COUNTER CARRY Toc Tequency PW ACC CHARACTERISTICS DOT COUNTER CARRY Toc Toc Toc Toc Toc Toc ADDRESS, Chip Select Selectione ADDRESS, Chip Select Selectione Toc Toc Toc Toc Toc Toc Toc To	(NPUT CHERENT				-	U1 - C-U1
INPUT CARACITANGE	Low Level: In: (Address, CS only)					V -= 0.4V
INPUT CARACITANGE	Leakage, fu (All Inputs except Address	(C8)		10	MA	OS VivisiVoc
DS, Clock Cix All Direct Cix All Direct Cix All Direct Cix All Direct Cix All Direct Cix All Direct Cix All Direct Cix Both Education INPUT MODE Inc Inc Both Education InPut Mode Inc Both Education InPut Mode Inc Both Education InPut Mode Inc Inc Both Education InPut Mode Inc Inc Both Education InPut Mode Inc Inc Inc Inc Inc Inc Inc In						
### DATA BUS LEAKAGE IN INPUT MODE DATA BUS LEAKAGE IN INPUT MODE DATA BUS LEAKAGE IN INPUT MODE DATA BUS LEAKAGE IN INPUT MODE DATA BUS LEAKAGE IN INPUT MODE DATA BUS LEAKAGE IN INPUT MODE DATA BUS LEAKAGE IN INPUT MODE DATA STROBE DATA STROBE DATA BUS LOADING Set up time	Dat & Blus Cov				PF-	
DATA BUS LEARAGE IN INPUT MODE	DS, Clock, Cre				P.	
DOWER SUPPLY CURRENT	All plans Day		10	16	PF	
DOWER SUPPLY CURRENT	DATABUS LEAKAGE IN INPUT MODE					w. 100 - 317 - 100 - 200 - 11
Temporal Color				10	p.A	0.4V = V _H = 5.25V
Total Tota	DOWER SUPPLY CLINEENT			7.7		
A.C. CHARACTERISTICS DOT COUNTER CARRY trequency PWW PWW II DATA STROBE PWGS ADDRESS, CHIP SELECT Service lime Hord time DATA BUS—LOADING Set up time DATA BUS—LOADING Set up time DATA BUS—READING Texts Tags DATA BUS—READING Set up time Texts Tags T						
DOT COUNTER CARRY trequency PWH PWH PWH PWH PWH PWIS ADDRESS, CHIP SELECT SELECT SELECT IMB HOLDING BELLEDING BELLEDING BELLEDING BELLEDING BELLEDING TOXAL			40	70	mA	
DOT COUNTER CARRY 10 10 10 10 10 10 10 1	A.C. CHARACTERISTICS					Ta = 25 C
Tequency Tequency						
PWN 9W 215 ns Figure 1 ns Figure 2 ns Figure 3 ns Figu		0.3		4.0	MHZ	Figure 1
PWI 19 50 ns Figure 1		35			765	Figure 1
# # 10 50 ns Figure 1 DATA STROBE PWGS ADDRESS, CHIP SELECT Servolline Hod time BATA BUS - LOADING Bet up time Hod time BATA BUS - READING Total Total Total Total Total Total CS Tetal OUTPUTS Hg-7, HS, VS, BL, CRV, CS Tetal OUTPUTS Hg-1, DR65 120 ns Figure 2 Figure 3 Figure 2 Figure 3 Figure 1 Figure 1 Figure 3 Fig		216			ns	
DATA STROBE PWGS ADDRESS, CHIP SELECT SET LOTINE HOSTINE HOSTINE BATA BUS—LOADING Set up time HOSTINE DATA BUS—READING Total Total Total Total Total CS Tetal OUTPUTS Hg-7, HS, VS, BL, CRV, CS Tetal OUTPUTS Hg-1, DR65 150ns 10ns Figure 2 Figure 2 Figure 2 Figure 2 Figure 2 Figure 2 Figure 2 Figure 2 Figure 2 Figure 3 Figure 2 Figure 3 Figure 2 Figure 3	0.339		10	50	715	Figure 1
PWGS ADDRESS, CHIP SELECT Serio lime Hortime Hortime ED DATA BUS — COADING Bet up time Hortime T5 DATA BUS — READING Total Tot						
ADDRESS, CHIP SELECT Set to time Hold time ED DATA BUS - LOADING Set to time Hold time T5 DATA BUS - READING Toxis To	Br 2 rule and 1 reserve	1.50ns		10-1		FIG.HR2
Ser-Lo lime						
Horf time DATA BUS - LOADING Bet 42 time Hold time To ns Figure 2 DATA BUS - READING DATA BUS - READING Tock Tock Tock OUTPUTS Hg-7, HS, VS, BL, CRV, OUTPUTS Hg-1, DR65 Tock OUTPUTS Hg-1, DR65 Tock Toc	7.74-2.1-4.24				ns	
DATA BUS - LOADING Bet Latime Holatine Holatine DATA BUS READING Total Total Total OUTPUTS Hg-7: HS, VS, BL, CRV. OUTPUTS Hg-1, DR#5 DATA BUS LOADING 125 ns Figure 2 Tag. 125 ns Figure 2: CL = 50pF 125 ns Figure 1: CL = 20pF 125 ns Figure 2: CL = 50pF 125 ns Figure 3: CL = 20pF 125 ns Figure 3: CL = 20pF		50			98	Figure 2
Set up time						
Hold time 75 ns Figure 2 DATA BUS—READING 125 ns Figure 2; CL = 50pF 100 ns Figure 2; CL = 50pF 000 ns Figure 2; CL = 50pF 000 ns Figure 1; CL = 20pF 0000 ns Figure 2; CL = 50pF 0000 ns Figure 3; C					ns	
DATA BUS—READING Toxus T		75			ris	Fgure 2
Total Table Total						
Total OUTPUTS Hg-7 HS V5 BL CRV. CS Ten. OUTPUTS Hg-3 DR65 Engine 2 CL=20pF Source 2 CL=20pF					rts	Figure 2, CL -SCDF
OUTPUTS Hg-7, HS, VS, BL, CRV, 125 ns Figure 1, CL=20pF OUTPUTS Hg-1, DR&S	Tons	5		60	ns	Figure 2: CL=50pF
CS Ten. OUTPUTS H2-3, DR&S • Soo ne Figure 3, CL = 20nF				440		And the Contract of the
OUTPUTS HJ-1, D-8 5	CS Ten			125	/15	Figure 1, CL=20pF
	OUTDUTS HJ-J, DR&S			1000		h
		*		500	ns.	Figure 3. CL=200F

^{*} RO-3 e DRO-5 devem mudar antes da transição regetiva de H SYNC.

RESTRIÇÕES

Existe apenas um pino para carregar dados no componente através da parra de dados. As coordenadas X e Y do cursor, portanto, são
carregadas no componente através de um conjunto de endereços, a são lidas com outro conjunto diferente de entiereços. Portanto,
os sinais de WRITE e READ (escriture e leitural, padrão na maioria dos microprocessadores, deverão passar por uma porta NOR
externa para gerar um único sinal de strobe (OS) para o componente.

No modo intertigado, o número total de espaços pera caracteres configurados para varredora horizontal deverá ser par para essegurar que o sincronismo vertical ocorra precisamente entre os pulsos de sincronismo horizontal.



A apolymous de INICIAH REIST COMMECAR, INICIAH è recentre cara comprise a univellande Commete des regiones.

Esta argulares nos é pueses o que sos se a l'arm da module de se activa des equitore base require de l'appearant no Lein de CAT 5037 de CRT 5047.

APÊNDICE C9

CRT 8002

CRT VIDEO DISPLAY ATTRIBUTES CONTROLLER VIDEO GENERATOR

VDAC

(Controlador de Atributos de Vídeos CRT e Gerador de Vídeo)

FACILIDADES

- Geradora de curacteres interna (mascarável)
 128 caracteres (alfanomérico e gráfico) matriz de ponto 7 × 11
- Registro de deslocamento de video interno Frequência de deslocamento máxima CRT 8002A 20 MHz CRT 8002B 10 MHz CRT 8002C 10 MHz Tempo de acesso 400 ns
- Apagamento de video de retraço horizontal e vertical interno
- Não requer circuitos complementares
- 4 modos de operação (intermixáveis)
 Geradora de caracteres interna (ROM)
 Gráficos espessos
 Gráficos finos
 Entradas externas
 (fontes/gráficos de pontos)
- Atributos internos caracter, campo video reverso Apagamento de caracter
 Caracter piscando
 Sublinhado
 Superposição

CONFIGURAÇÃO DOS PINOS JOS RETEL LEVER 2E 1 27 CURSOR VOC 3E JEB MEN AR 45 3 25 MET AL DE 20 BLINK AS BC 23 V SYNG 21 REVIO A1 7 E MA BE AS BE MACAU OR 3.5.10 E UFATS OF A7 11 1 THE ATTRE THE GND Va 12 0 82 13 E) -6 RD PG 14 E 15 MT

- 4 modos de cursor sublinhado sublinhado piscando video reverso video reverso piscando
- Taxa programável de piscagem do caracter
- Taxa programável de piscagem do cursor
- Subscritível

- Conjunto expansível de caracteres Fontes externas
 Alfanuméricos e gráficos
 RAM, ROM e PROM
- Buffer de endereços internos
- Buffer de atributo interno
- Operação em +5V

- Compatível com TTL
- Processo COPLAMOS de canal-N porta de silicone MOS
- Tecnologia CLASP ROM e opções
- Compativel com CRT 5027 VTAC

DESCRIÇÃO GERAL

O SMC CRT 8002 VDAC (controlador de stributos de video) é um componente COPLAMOS - MOS/LSI canal-N que atriba tecnologia CLASP. Ele contém uma ROM geradora de caracteres 7X11X128, um modo de gráficos espessos, modo de gráficos finos, modo de entrada externa, armazenador de dades/endeteço de caracteres, lógica de atributo de campo e/ou de caracteres, armazenador de atributo, quatro mostos de cursar. 2 tamas programáveis de pascagem do cursor e um registro de deslocamento de video de alta velocidade. O CRT 8002 VDAC é uma pastilha conjugada so SMC CRT 5027 VTAC, Juntas, estas dans pastilhas desempenham a função de todo circulto para a parte de "display" (mostrador) de um terminal de video CRT.

A saída de video do CRT 8002 pode ser conectada diretamente a entrada do monitor de video CRT. A saída de apagamento do CRT 5027 pode ser conectada diretamente à entrada de apagamento de revesço do CRT 8002 para forneces um apagamento de retirgos vertical e horizontal à saída de video.

Existem quatro modos de cursor no CRT 8002. São eles: sublinhado, sublinhado piscando, video reverso e video reverso piscando. Qualquer um destes modos pode ser programado por mascaramento curso uma tunção do cursor. Existe uma taxa de piscagem do cursor separada que pode ser programada para turnecer uma taxa de 15 Hz a 1 Hz para piscagem.

Os atributos do CRT 8002 incluem: video reverso, apagamento de ouracter, piscapem, sublinhamento e superposição. A taxa de piscagam de curacteres pode ser programávol por muscaramento de 7.5 Hz a 0.5 Hz com um cicio de trabalho de 75/25. O sublinhamento e a superposição são funções aimilianas, mas controladas independentemente, e são programáveis por mascaramento para qualquer número de linhas de varredura no bloco do caracter. Estes atributos podem ser unitrados em tridos es modos.

No modo de gráfico ampio, o CRT 8002 produz uma entidade gráfica do tamanho de um bioco de caracteres. A entidade gráfica contem 8 partes, cada uma delas associada a um bit de um byte gráfico, formando assun 256 símbolos gráficos únicos. Sendo atsus, o CRT 8002 podo produzir tanto um símbolo alfanumentos como uma entidade gráfica, dependendo do modo selecionado. O modo pode ser trocado através de uma base de caracteres.

O modo do gráfico fino pormite ao usuario estander o conjunto de canacieres da ROM interna e/ou as capacidades gráficas internas, insecindo símbolos externos. Estes sómbolos externos podem chegas via RAM, ROM ou PROM.

CARACTERÍSTICAS ELÉTRICAS (Tx-0°C a 70°C, Vcc=+5V±5%, a menos que especificado em contrêrio)

Parameler	Min	Тур.	Max.	Unit	Comments
D.C. CHARACTERISTICS	3				
INPUT VOLTAGE LEVELS					avaluates VDC
Low-level, V _a High-level, V _{bs}	2.0		0.8	V	excluding VDC excluding VDC
INPUT VOLTAGE LEVELS-CLOCK	1				
Low-level, Va	4,3		8.0	2	See Figure 6.
High-level, V _{iH} OUTPUT VOLTAGE LEVELS	4,3				Sea Liffare a
Low-level, Vos	1 35		0.4	V	Iox = 0.4 mA, 74LSXX load
High-level, Van	2.4			V	Ion = -20mA
INPUT CURRENT Leakage, I _L (Except CLOCK)			10	WA.	0≤V _m ≤V _{cc}
Leakage, IL (CLOCK Only)			50	sA.	0≤Vw≤Vcc
INPUT CAPACITANCE Date	1	10		NE.	@ 1 MHz
LD/SH		10 20 25		pF pF	@ 1 MHz @ 1 MHz @ 1 MHz
CLOCK		25		pF.	@ 1 MHz
POWER SUPPLY CURRENT		100	1	mA	
		100		-	
A.C. CHARACTERISTICS					
See Figure 6, 7	1				

Maximum Guaranteed Retings* (Valores Maximos Garantidos)
Operating Temperature Range
Storage Temperature Range
Lead Temperature (so dering, 10 sec) +325°C
Positive Vhitane on any Pin, with respect to ground +8.0V
Negative Voltage on any Pin, with respect to ground


* COMENTARIO

Esforços maiores do que os específicados podem danificar permanentemente o componente. Estas são apenas valores máximos de esforço, o o operação funcional de componente nestas condições não está prevista.

NOTAL

Quando alimentar este componente com fontas de alimentação de laboratório ou do sistema, à importante que não se ultrepassem os Valores Miximos. Absolutos ou poderá oporter falha. Algumas fontes de alimentação apresentam perturbições nas saídas (spikes, glitches) quando são ligadas ou desligadas. Além disto, transientes de voltagem na rede CA podem aparecer na saída DC. Por exemplo, a fonte de alimentação de bancada programada para fornecer †12 volts pode ter grandes transientes de tansão quando a alimentação CA à ligada ou desligada. Se isto por seaso estiver existindo, sugere se a utilização de um circuito do limitação (Clamp circuit).

SYMBOL	NAME OF THE OWNER OF THE OWNER OF THE OWNER OF THE OWNER OF THE OWNER OF THE OWNER OF THE OWNER OF THE OWNER OWNER OF THE OWNER OWNE	CRT 8002A		CRT 60025		CRT 8002C		UNITS
	PARAMETER	MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	QM113
VQC	Video Dot Clock Frequency	1.0	20	1.0	15	1.0	10.	MHz
PW _H	VDC-High Time	15,0		25		40		nis
PW _L	'VDG-Low Time	15.0		2.3		40		Dis-
ter	LD/SR cycle time	400		533		800		00
to be	Rise, fall time		10		10		10	DS-
fact on	input set-up time	>0.		20		=0		ria.
f _{MOXD}	Input hold time	15		15		15		fen:
tree trees	Output propagation dalay	15	-50	15	65	15	100	718
t,	LD/SH set-up time	10.		15		20		na
ti	LD/SH note time	15		15		15		ns






Figura 7 Diagrama de tempo CA

DESCRIÇÃO DA FUNÇÃO DOS PINOS

NO PINO	SIMBOLO	NOME	ENTRADA/ SAÍDA	FUNÇÃO
1	Video.	Video Gutput	S	A saida de video contêm o fe

A saída de video contêm o feixe de postos para a linha selectionada do caracter, all'anumérico, gráfico espesso/linu, ou externo, após ser processado pela lógica de atributo e pelas entradas de apagamento do retraço e cursor.

No modo alfanumérico os caracteres são programados em ROM em 77 pontos (7 X II) alocados para cada um dos 128 caracteres. (Vide figura 5.) A linha superior (RO) e as linhas de RI2 a RI5 são normalmente zero, assim como a coluna C7 (NT, por causa do espaçamento entre caracteres e linhas de caracteres). Deste modo, um caracter é definido pelo retângulo limitado por RI a RII e CO # C6.

Quando uma linha da ROM, nusvés da lógica de atributo, é carregada paralelamente no registro de deslocamento de 8 bits, o primeiro bit a ser serializado é o C7 (um "zero"; ou am "um" em video reverso). É seguido de C6, C5 ... C0.

A temporização do pulso de Load/Shift irá determinar o mimero de preenchimento de zeros adicionais.
(-, zero a N) ou "uns" do caso video teverso, a serem serializados. Veja figura 4. Quando aparece o próximo pulso Load/Shift, a próxima linha de caracter da ROM, via lógica de atributo, é carregada paralelamente no registro de deslocamento e o ciclo se repete.

278

20

UNDEN

Underline

278	Construi	o seu Próprio Computador	Usando o MP-Z80	
2	LD/SH	Load/Shift	E	A entrada Load/Shift estabelece se o modo do registro de deslocamento de 8 bits será de carga paralela de entrada ou saída serializada de dados. Quando baixa, habilita o registro do deslocamento para serializar a cada pulso de VDC — Video Dot Clock (clock do ponto de video). Quando sita, o registro de deslocamento e carregado (externamento) com dados de entrada paralelas, tincronamente com o próximo VDC. Durante a carga, o fluxo de dados seriais é inibido.
				As entradas de endereço/dado (AU-A7) são armazenadas na transição negativa do pulso Lond/Shill. Veja diagrama de tempo, figura 7.
3	VDC	Video Dot Clock	E	Frequência de serialização do video.
4-11	A0-A7	Address/Data	Б	No mode alfanquerico es 7 bits nas entradas (AU-A6) são decodificadas internamente para endereçar um dos 128 caracteres existentes (A7 = X). No modo externo, AU-A7 año utilizadas para inserir uma palavra de 8 bits, de uma ROM externa definida pelo usuário, na lógica de atributo da pustilha. No modo de gráfico espesso. AU-A7 são usados para definir uma da 256 entidades gráficos. No modo de gráfico fino, AU-A2 são usados para definir os segmentos de três inchas.
12	Vcc	Power Supply	F.A.	Alimentação de +5V.
13,14, 15,16	R2, R3, R1, R0	Bow Address	F	Estas 4 entrados témérios definêm o endereço de linha no bloco de caracter atual:
17	GND	Greand	GND	Terre
18	ATTRE	Attribute Enable	8	Les nível positivo nesta entrada habilita os dados das entradas de video reverso, apagamento de caracter sublinhado, superposto, piscando; modo de seleção 0 e 1 a serem armazenados no registro de atributo na transição negativa do pulso Lom//Shift. A carga desto registro é inibida quando evia entrada volta para aito. Para facilitar o armazenamento do atributo de um caracter numa base de caracteres, prenda ATTRE em ulto. Veja diagrama de tempo, figura 7.
19	STERU	Strike-Tim.	E.	Quando esta entrada está elta RETBL = 0, as entradas paralelas do tegistro de deslocamento são forçadas em alto (SRO-SR7), gerando uma linha sólida no bloco de caracter. A operação de superposição (Strike-Thru) é modificada pelo vídeo reverso (veja tabela 1). Além cisso, existe um decodificador programável de ROM interno, para decodificar o número da linha em que a superposição tra ser colocada, bem como para programar a afrura da superposição para ser de 1 a N liphas de variedura. Atualmente, a lógica do decodificador de soperposição (programável) permite ser a superposição de um número qualques de linhas la orizontais escolludas dentro de um bloco de caracteres. A superposição padrão é uma linha dupla em caracteres. A superposição padrão é uma linha dupla em caracteres.

E

Quando esta entrada está alta a RTBL = 0, as

entradas paralelas do registro de deslocamento são forçadas em alto (SR0-SR7), gerando uma linha sótida no bloco do caracter. A operação de sublinhar é modificada pelo video reverso (veja tabela 1). Além deso, existe um decodificador programável de ROM interno, para decodificar o número da linha em que o sublinhamento será feito, bem como programar a altura do sublinhado para ser de 1 a N linhas de varredura. Atualmente, a lógica do decodificador de sublinhamento (programável) permite que o sublinhamento seja de um número qualquer de linhas horizontais esculhidas dentru de um bloco de

					sumples em R11.
21	REVID	Reverso Vi	ideo	E	Quando esta entrada está alta e RTBL = 0, o da lógica de atributo são apresentados dire as entradas paratelas do registro de desloc Quando o video reverso está alto, os dados r de atributo são un entidos e só então apresen entradas paralelas do registro de deslocamentabelo 1)
22	CHABL	Character)	Blank	R	Quando esta entrada está alta, as entradas para o registro de deslocamento aão coloci baixo, gerando uma linha de um caracter a O apagamento do caracter será proditário à p A operação de apagamento de caracter será mo pola entrada de video reverso (voja tabola 1).
23	V SYNC	V SYNC		E	Esta entrada é utilizada como entrada de eloci dois divisores programáveis de taxa do pissagen de piscagera do cursor (cirlo de izabalho 50) o dobro da taxa de piscagom do nameter (trabalho 75/25). Os divisores podem ser prog de ÷ + a + 30 para o cursor e + 8 a + o caracter.
24	BLINK	Blink		E	Quendo esta entrada está zita e RETBI. CHARL =0, o caracter irá placar na taxa proj A piscagem ó feita e apagando-se o h caracteres com o clock interno de piscar es A taxa de piscagem padrão é de 1,875 Hz.
25 26	MSI MSO	Mode Sele-		E	Estas 2 entradas definem a modos de oper CRT 8002 como so segue:
	MSI	MSO	моро		Modo alfanumérico:
	1 0 0	1 0 1 0	olimamérico gráfico (mo modo e sterno cráfico e pesso		Neste modo, as undereços A0-A6 (A7 = internamente decodificados para endereças 126 caracteros existentes na ROM. O endereçado com a sua tinha decodificada ir uma saíde de 7 bits de ROM para ser cara registro de dissocamento via lógica de

L = 0, os dados dos diretamente deslocamento. dados na lógica

caracteres. O sublinhamento padrão é uma linha

apresentados as iocamento (veja

strudus paralelus o colocadas era moter apagado. tário à piscagem. será modificada

de elock para ps. piwagem. A taxa alho 50/50) seru mucter (coole de sex programados 8 a + 60 para

RETBL = 0 0 axa programada. se o bloco de ofscar caracters. Hz.

de operação do

(A7 = 0) (Io decepar am dos M. U caracter fleada its definir ser carregada no ca de atributo.

Modo de gráfico fino: Neste modo, A0-A2 (A3-A7 = X) serão carregados na lógica de graficos foros com o endereço da linha. Esta lógica definici os segmentos de uma entidade gráfica sumo definido na figura 2. O topo da entidade irá começar na linha programada por marcara.

Modo externo: Neste mono, as entradas AD-A7 trio diretamente do armazenador de caracteres para o registro de deslocamento via lógica de atributo. Para tal, o usuário deverá definir fontes de caracteres externas ou entidades gráficas numa PROM, NOM ou RAM externa. Veja figura 3.

Modo de gráfico espessos Neste modo, as entradas A0-A7 definirăn uma emidate grafica como descrito na figura 1. Cada linha da entidado gráfica será determinada pela lógica de gráfico espesso juntamente com as entradas de linha RO a R3. Neste modo, cada segmento da entidade é definido por um dos 8 bits da palavra. Portanto, os 8 bits podem definir qualquer ums das 256 entidades gráficas possíveis. Estas entidades podem ser colocadas umas contra as outras para formar uma padronagem contigua, ou pedem ser espaçados com caracteres alfanuméricos. Cada entidade ocupa o espaço da um bloco de taracter e por isto requer um byte de memória. Estes 4 modos podem ser mixados em base de caracteres.

28

RETBL

Release Blank

27 CURSOR Cursor

E

Quando esta entrada é ativada, um dos 4 préprogramados modos de cursor será ativado. O modo do cursor é programado na pastilha. O cursor padrão frá piscar numa taxa de 3,75 Hz em bloco de video reverso. Os 4 modos de cursos são:

Sublianado - Neste modo, um sublinhado aparere na posição programada (1 a N linhas de varredura).

Sublinhado piscando - Neste modo, o sublinhado pisca na taxa do cursor.

Bloco de video reverso - Neste modo, o bloco de caracteres é colocado em video reverso.

Bloco de video reverso piscando - Neste modo, o bieco de carecteres colocado era video reverso pisca na taxa do cursos. O bloco de caracteres irá alternar entre video normal e video reverso.

Quando esta entrada é colocada alta, as entradas paralelas do registro de deslocamento são incondicionalmente limpas com zeros e carregadas no registro de deslocamento no próximo pulso de Load/Shift, isto faz o video apagar, independentemente de qualquer atributo, darante os retraços horizontal e vertical.

TABELA 1

E

				MDEER I		
	CURSOR	RETBL	REVID	CHABL	L'ADEN"	FUNÇÃO
	a a	0	× 2	3 3 8	, v	D (S.R.) Todas "1" (S.R.) D (S.R.) Todas as outras
	0 0	0	1	0 0	X 0 1	D S.R. Todos D S.R. Todos D S.R. Todos os putros
	0	0	1	1	30	"I" (S.A.) Todos
	Sublinhar	0	0	0	-X	D S.R. Todos os cultros
	Sublinber*	0	0	1	×	"0" (S.R.) Todos os oumos
	Sublinhar*	.0	1	0	X	D (S.R.) Todos os outros
	Sublinher*	0	1	1	×	"1" (S.R.) Todos os outros
	Piscar ** Sublinhar*	0	0	0	X	D (S.R.) Todas as putros
	Placar ** Subinhar*	0	0	1	×	"I" (S.R.) Piscando
	P(sca) ** Sublinhar*	0	1	0	×	D (S.A.) Placando
	Piscar ** Sublinitar*	0	1	1	×	"0" S.R. Todos os outros "1" S.R. Todos os outros
	Bloco de VIDEO REVERSO Bloco de VIDEO REVERSO	0	0	0	1	D S.R. Todos "0" S.R. Todos de autros
	Bloom de VIDEO REVERSO Bloom de VIDEO REVERSO	0	0	100	T T	"1" S.R. Todos "0" S.R. Todos os nutros
	Bloom de VIDEO REVERSO Bloom de VIDEO REVERSO	0	1	0	0	D S.R. Todos "I" S.R." D S.R. Todos os outros
	Bloco de VÍDEO REVERSO	0	1	1	X	"0" (S.R.) Todos
Iscar ** Iscar ** Iscar ** Iscar ** Iscar ** Iscar **	Bloco de VIDEO REVERSO Bloco de VIDEO REVERSO Bloco de VIDEO REVERSO Bloco de VIDEO REVERSO	0 0 0	0 0 1	0 0 0 1	0 1 X 0 1 X	Alterna video normal/REVID na freqüència de cursor

^{*} Na linha selecionde pe a decodificação.

Nota: Se o caracter estiver piscando ne taxa de caracter, o cursor mudará para taxa de piscageni do cursor.

Na taxa de piscagem do curso:

FIGURA 5 FORMATO DO BLOCO DE CARACTER DA ROM


											LINHAS	R3	R2	R1	RØ
(TODOS ZEROS) -	-0	0	0	0	0	Ů.	0	0	-	ū	RØ	ō	0	0	0
V. 2002 C. COL.	10	0	0	0	0	0	0	0	-	-	R1	0	0	0	1
	0	10	0	0	0	0	0	0	-	-	R2	0	0	1	0
	0	Charles	0	0	0	0	0	0	-	-	R3	0	0	1	1
	0		0	0	0	0	0	0	-	-	R4	0	1	0	0
	0	1	0	0	0	0	0	0	-	-	R5	0	1	0	1
77 BITS	10	0.5	0	0	0	0	0	0	-	-	R8	0	1	1	0
(7 x 11 ROM)	0		0	0	0	0	0	0	-	-	P.7	.0	1	1	1
	0	al light	0	0	0	0	0	0	-	-	R8	1	0	0	0
	0	1	0	0	0	0	0	0	-	-	R9	1	0	0	1
	0		0	0	0	0	0	0	-	-	R10	1	0	1	0
	0	115	0	0	0	0	0	0	-	-	R11	1	0	1	1
	0	T-marie	0	0	0	0	0	0	-	-	R12	1	-1	0	0
	0		0	0	0	0	0	0	200	-	R13	1	-0	0	1
(TODOS ZEROS)	30		0	0	0	0	0	0	-	-	R14	1	1	1	0
	0		0	0	0	0	0	0	-	-	R15	1	1	1	1
	*C	7 C6	C5	04	CS	C2	C1	CØ	7	T	EXTENSA	O DE 28	ROS	BACK	FILL


COLUNA 7 É TODA DE ZEROS (REVID = 0)
 COLUNA 7 SERIALIZADA PRIMEIRO


PARA ESPAÇAMENTO INTERGARACTER INÚMERO CONTROLADO POR LD/SH E TEMPO DE VOCI


M	N	HOVE	1001	808	mri.	8-16	45	681A	600	1,981	1901	THE R	MAY	37.00	7101	1150	3:47
W. M.	~	Q8 - C9.	Q4 C0	08 -08	64 Cm	CA. E'B	CB. CB	(B. D)	OL (0	61 00	88 169	CR -CD	0401	OB. EN	SK Ch	CV. ED	19. 09
404	Mil Miles					K.		Fig			1		1				
	W. T.		The state of			1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				1		1	100				1,12
819	No.			11	10000				神	T.	Table 1	i k		P.	ete in ()		
100	Re-		10 mm	1000							and and	11	0				
100	Rt.		2						100	10000	SHE	500				制度是	
141	As As												1	1	Bell:		
118	W.C.	15,		Section 1			180		States						STATE OF	-	
315	Bo				MM 60 M 60 M 60 M 60 M 60 M 60 M 60 M 60					34							


Consultar Fábrica para outras Fontes e Formes de Programação Opciones














APÉNDICE C10

COM 8046 COM 8046T

Baud Rate Generator (Gerador da Taxa de Baud) Divisor Programável

FACILIDADES

- Oscilador a cristal interno ou entrada de frequência externa
- Fonte unica +5V
- Escolha de 32 frequências de saídas.
- Compatibilidade direta com UART/USRT/ASTRO/USYNRT
- ROM reprogramável de tecnologia CLASP permite a geração de outras frequências
- Compatibilidade MOS, TTL
- IX Cluck via saida fo/16
- Saída de frequencia do cristal via saída fx e fx/d
- Desablitação de saídas via FENA

CONFIGURAÇÃO DOS PINOS





DIAGRAMA DE BLOCO



DESCRIÇÃO GERAL

O COM 8046 da SMC é uma versão aportespanda do gerador de BAUD COM 5046. Ele é fabricado utilizando as incustogras patenteadas da SMC tipo COPLAMOS e CLASP, e emprega cargas por deplexão, permitindo operação com tonte desira de ±5V. O COM 8046 standard é especificamente desirado a gera: todo o espectro de 16 frequências de comunicação de dados assínciona/sínciona, para componentes UART/USRT/ASTRO/USYNRT de IX, 16X e 32X.

O COM 8046 pussai um oscilador a cristal interno que pode ser utilizado para fornecer a frequência de referência principal. Como elternativa, uma frequência externa pode ser fornecida aplicando-se sinais TTL complementares nos praos I e 2. As partes utilizáveis apenas com referência externa TTL estão assinaladas COM 8046 T. As saídas TTL utilizadas para excitar o COM 8046 ou COM 8046 T não deverão sei usadas para excitar outras entradas TTL pasa não causar possíveis compramissos a injunidade de ruído devido á cargo excessiva.

A frequência de referência fx é usada para fornecer dum saldes de atta frequência; uma com fx e nutra com (n/4. A salda fx/4 irá excitar um 7400 padrão de canya, e a toida la excitará 2 cargas 74LS.

A saída do uscilador/haffer é aplicada so divisor para geração da frequência de saída fo. O divisor é capaz de dividir por qualquer mimero inteiro de 6 a 219 ± 1 inclusive. Se o divisor for impar, a saída será quadranta. Ceso contrário, a saída ficará em alto pelo período de um eleck fix a mais de que em baixo. A saída de divisor rambém é divisida internamente por 16 e fornecida no pino de saída fo. A saída fo/16 itá exercitar uma curga PFL 7400 e a saída fo duas. Ambas as saídas fo e fo/16 podem ser desabilitadas aplicando-se um nível baixo no pino FENA de causata. Observe que a entrada FENA tem um "pull-up" mierno que forçará o pino aproximadamente V_{CC} no caso de não ser conectado. A ROM divisora contêm 32 divisores de 19 bits cado, e é fabricada utilizando a tecnologia CLASP exclusivo da SMC. Este processo permite a redução de "turn-around-time" para padrões de ROM.

Os 5 bits de seleção dos divisores são armazenados num lateb de dados com strebe. A entrada de strebe é sensivai por nívais; enquanto o strebe estiver aito, os dados passarão diretamente pela ROM. A iniciação de uma nova frequência é efetivada com 3.5 µs de uma mudança em quaisques dos 5 bits de seleção dos divisores; a atividade do streba não é necessária. Esta facilidade pode ser desabilitada através de uma opção de programação CLASP, ocasionando um atraso na miemção da nova freqüência, até o final do atual semiciolo de fo. Todas as cinco entradas de dados possuem "pull-ups" idênticos aos da entrada FENA, enquanto a entrada de streba não.

DESCRIÇÃO DA FUNÇÃO DOS PINOS

Nº PINO	SÍMBOLO	NOME	FUNÇÃO
1	XTAL/EXTI	Crystal or External Input 1	Esta entrada pode ser tanto um pino do cristal ou uma polaridade da entrada externa.
2	XTAL/EXT2	Crystal or External Input 2	Esta entrada pode ser fanto o outro pino do cristal ou a outra poluridade de entrada externa.
3	v _{ce}	Power Supply	Alimentação +5V.
4	f _x	I _x	Sa kia da Irequência de referência/cristal.
5	GND	Ground	Tena
6	10/16	10/16	Safd# 1X clock.
7	FFNA	Enable	Um nivel baixo nesta entrada faz com que as saútas $t_0 \in t_0/16$ sejam colocadas em alto. Um nivel baixo (ou aberto) nesta entrada FENA habilita as saídas $t_0 \in t_0/16$.
6	E	E	Bit mas significativo da seleção dos divisores. Um aberto nesta entrada é equivalente a um nível alto.
9	NC	NC	Sear concaso.
10	t_/4	T _x /4	Saida 1/4 du tregüência de referência/cristal.
1)	\$1	Strobe	Strobe de dados da seleção das divisores. Os dados são amostrados quando esta entrada está alta e preservados quando esta entrada está baixa.
17-15	D.C.B.A	D. C. B. A	hits de seleção dos devisores. A = LSB. Um aberto nestas entradas equivalem a nível alto.
16	Éú	In	Nesta 16X clock.


CARACTERÍSTICAS ELÉTRICAS

Maximum Guarantend Ratings* (Valorus Maximus Garantidos)

Operating Temperature Range	0°C to + 70°C
Storage Temperature Bange -	55°C to + 150°C
Lead Temperature (spidening, 10 sec.)	
Positive Voltage chiany Pin, with respect to ground	+8 OV
Negative Voltage on any Pin, with respect to ground	


Estorços mitiores do que os especificados podem manífica: permanentemente o componente. Estes são apenas valores máximos de esforço, e y operação funcional do componente nentes condições não está prevista.


NOTA. Quando alimentar este componente com fontes de alimentação de laborationo ou do sistema e importante que não se ultrapassem os Valores Máximos Absolutos ou poderá ocorrer falha. Algumes fontes de alimentação apresentam perturbações nas salcas Ispikes, gli tidas li quando são figudas ou certigadas. Além ritimo, transientes de voltagem na rece CA podem apareoir na salda CC. Por exemplo, a fonte de alimentação de bancada programada para fornecer † 12 volts pode ter grandes transientes de tensão quando a alimentação CA é ligada ou desligada. Se isto por acien estiver existindo sugere se a utilização de um circuito de limitação (Clamp Circuit).



CARACTERÍSTICAS ELÉTRICAS (Tx=0°C a 70°C Vcc=+5V±5% a menos que especificado em contrário)

Parameter	Min.	Typ.	Max.	Unit	Comments
D.C. CHARACTERISTICS				1	
INPUT VOLTAGE LEVELS			100	100	
Low-level, V.			0.8	V	Court later west to the
High-level, V-	2.0			*	excluding XTAL inputs
OUTPUT VOLTAGE LEVELS			0.4	V	Lo = 1.6mA, for t _x /4, t ₀ /16
Law-level, Va			0.4	V	In = 3.2mA, for for the ly
			0.4	V	in = C.BmA, for fx
Production (Co.	92		M. 7	v	In 100AA, for for la 50AA
High-leve' Vos	3.5				100 - TOWN, TOT M. IS SAM
INPUT CURRENT Low-level In			-0.1	mA	V GND, excluding XTAL inputs
INPUT CAPACITANCE				un's	And must a version of a version of the
All inputs, Con		5	10.	pF	V==GND, excluding XTAL inputs
EXT INPUT LOAD		5.8	10	100	Series 7400 equivalent loads
POWER SUPPLY CURRENT		10.			34 1/45 1 1/45 3/40 1 (SO) 1 1/40 CO
kee			50	mA.	
A.C. CHARACTERISTICS				TAX	T.= +25°C
CLOCK FREQUENCY In	0.01		7.0	MHz	XTAL/EXT, 50% Duly Cycle ±5%
oroget the goritor, is	4.0		100	1000	COM 8046, COM 8126, COM 8146
	0.01		5.1	MHz	XTAL/EXT, 50% Duty Cycle ±5%
			1000		COM 8116, COM 8136
STROBE PULSE WIDTH, In.	150		DC	ns.	The second secon
INPUT SET-UP TIME	1000		1		
los	200			ns	
INPUT HOLD TIME	170.3			100	
150	50			ns.	And the second
STROBE TO NEW FREQUENCY DELAY			3.5	45	@ f. = 5.0 MHz





Para reprogramação da ROM, a SMC possui um programa de computador disponível onde o cliente necessita colocar apenas a frequência de antirada e as frequências de salida desejadas. A programação da ROM é automaticamente gerada.

Crystal Specifications

User must specify termination (pin, wire, other)

Prefer — C-18/U or HC-25/U

Fraquency — 5 0606 MHz AT out

Temperature range 0 C to 70 C

Senes resistance — 50 th

Senes Reschant

Overall to stance — 01%

or as required


Crystal manufacturers. Paner List
Northern Engineering Laboratories
357 Scioit Street
Burt Igton Wisconsin 53105
(414) 753-3591
Bulova Frequency Control Products
61-20 Wandfude Avenue
Woodside, New York 11377
(212) 335-5000
CTS Knighte Inc.

t01 East Church Street Saticanich. Il mors 60548 1615) 786-8411 Crystek Crystals Corporation 1000 Crysto Drive Fort Med 5, Flor da 13901 (613) 930-2109

COM 8046 COM 8046T

Tabela 2
REFERENCE FREQUENCY = 5 066630MHz

					Contract of		
Civilor Se vet EDOBA	Desired Fixed Fate	Disce. Factor	Desired Frequency (Khu)	, Dynkor	Actual Base Pare	Actual Frequency (KHz)	Devation
00000	50.00	32%	1.50000	3758	20.00	5 E00000	C.00007a
100001	75.00	52%	2 40000	2512	70.00	2.400000	0.00004**
00000	110.00	258	3 50000	1240	110.00	3.520600	0.0000%
90011	104:00	3/X	400400	11/7	528.58	A 3005A2	D 050 to
00100	250.00	228	6 40000	700	250.00	9.403000	0.0000**
00110	330.62	32X	9 50000	525	300.00	0.660000	3.0000C#e
00111	B33.00	3706	10 70000	23.4	000.00	19.2000001	0.00000
0.1000	1200.00	328	789 (0000)	13.3	3200.00	38.400000	0.0000°s
0.001	1800 60	02X	525 600000	65	1800.00	57.600000	D.0000%
01010	280100	32%	76 10003	66	240000	76.0000000	D:0000°4
0.044	3600.00	32X	116 20000	14	200000	515 200000	0.00000
0.100	4807.00	07%	157 60000	23	4600.00	193.800000	D D000C %
0.10	235,0.00	32X	233,40000	20	7200.36	230.405000	0.000036
01110	9600.00	25.X	20120003	10	9900.00	316 B00000	3.1250%
60.141	19260.00	328	E14 43003	0	15800-00	E33.500000	3 1256%
13000	50.00	16.6	2.83003	6336	76.00	4.20C0C0	0.0000%
10000	75.00 H0.00	16.6	1,00000	2980	110.00	4 FEC000	0.00000%
130 10	184.50	tex	2 15200	2355	134.52	2 152357	E 3166%
10100	150.00	16.6	7 40000	2112	150.00	2 100000	0.00000%
10101	300.00	16.6	4 80000	1056	300.00	4 SDC000	U DCCOON
10110	600.00	1610	9.6(000)	528	E00.03	9.0000000	0.0000074
10111	1200.00	16X	19 20,700	264	1200.00	19.700000	C-00003***
11000	1800:00	16X	25,00000	176	1800.03	28,830000	0.00000%
11001	5000.00	16X	32,00000	156	\$5.05 CB	32.081023	0.7532%
11010	2400.00	1.E.X	38 40000	132	2400.00	38 400300	0.000.36*
11011	2600.00	YEX	57,60000	6.6	3600.00	57 600000	C 00000°
11100	4500 00	16%	76,80000	56	4600 00	76.600000	0.00000%
11161	7200.00	YEX	445-20000	64	7200 CO	T* 5 2000000	C-3000**
11110	£600.90	15X	151,60300	32	9600.00	153 500000	C 00005%
11111	2670E 00	163	301,20000	16	19000.CD	3.6 900000	2.1250%



APÊNDICE D

SISTEMA OPERACIONAL DO PAZ

```
FILE 3000 7323
RLADY
nesh
7324
                 0100 *
                 0110 *
7324
                 0120 * AS IGUALDADES SEGUINTES SAD UTILIZADAS
7324
                 0130 & COMO CONSTANTES NO SISTEMA OPERACIONAL
7324
7324
                 0140 *
                           EDU
                 0150 ZERU
                                 0
7324
                 OLGO CHE
                            EGU
                                  1
7324
                             EQU.
                 0170 TWO
                                 12
7324
                 O LBO THREE
                            Edu
                                 3
7324
                 0190 FOUR
                             EQU
                                 4
7324
                 0200 FIVE
                           EQU
7324
                 0210 EIGHT ERU
                                 SD
7324
                                             *PORTA DE ENDERECO ALTO DO DISPLAY
                 0220 ADDIST EQU
                                 5
7324
                                              *PORTA DE ENDERECO BAIXO DO DISPLAY
                 0230 ADDIS2 EGU
2324
                                              *PORTA DE DADOS DO DISPLAY
                 0240 DATRIS EQU
7324
                                 160
                                          *YELLA EXEC
                 0250 EXECC EQU
7324
                                 320
                                          * TECLA NEXT
                 0260 NEXTC EQU
7324
                                              *PORTA DE E/S DA MART
                 0270 DARTIO EQU
7324
                 0280 UARTST EDU
                                 3
                                              *PORTA DE ESTADO DA MART
7324
                                              *PORTA DE ENTRADA DU TECLADO
                 0290 KEYPT EUU 0
7324
                 0300 *
7324
                 0310 K
7324
                            ST 0
0000
                 0320
                 0330 ×
0000
0000
                 0340 *
                 0350 MCDNFIGURA O PONTEIRO DE PILHA DO SISTEMA
00.00
                 0360 *E ENTRA COM O MODULO DE RECONHECIMENTO DE COMANDO
0000
                  0370 *
0000
                  0380 *
0000
                                             *INICIALIZA PONTETRO DE PILHA
                                SP . SPSTRT
                  0390 COLD LD
0000 31 64 07
                            JP WARMOI
0003 C3 40 00
                 0400
                            DS
                                  2
                  0410
6000
```

```
JP WARMS
                                                 *KESTART 1 (RST1) OU MARTIDA QUENTE
0008 63 47 00
                  0420 WARM
                  0430
                                  5
COOR
                               DS
                              JP
                  0440 RST2E
0010 E3 E5 07
                                    RST2U
                                                *RST 2 TRANSFERENCIA
                  0450
                               TIS
0.013
                                    75
0018 C3 C8 07
                  0430 RST3E
                               JP.
                                    RSTJU
                                                 *RST 3 TRANSFERENCIA
COLB
                  0470
                               US
0020 C3 C9 07
                  0480 RST4E
                               JP.
                                    RST4U
                                                 *RST 4 TRANSFERENCIA
                  0490
                               IIS
0023
                  0500 RS75E
                               JP
                                    RSTSV
0028 C3 CE 07
                                                 *RST 5 TRANSFERENCIA
                               DS
                  0500
0033
                                    5
                              JP
0030 03 01 07
                  0520 RSTAE
                                    RSTAU
                                                 *RST 6 TRANSFERENCIA
0033
                  0530
                               DS
0038 C3 D4 07
                  0540 RSTZE
                               177
                                    ROTZU
                                                 BRST 7 TRANSFERENCIA
                  0550
                               DS
COSE
0040 ED 73 DB 07
                  0501 WARMOI LD
                                    (BELSAV) - SE
0044 63 89 00
                  0552
                               JF
                                    WARM2
                                                 AVO PARA RECONHECIMENTO DE COMANDO
0047
                  0560 *
0047
                  0570 #
0047
                  05B0 #
                  0590 & A FARTIDA QUENTE SALVA OS REBISTROS DE USUARIO E
0047
0047
                  0400 WENTER D MODO DE RECONHECIMENTO DE COMANDO COM
0047
                  DATO WER MUSERADO NO DISPLAY DE DADOS E DE ENDERECOS
0047
                  0620 *
0047 32 E3 07
                  0630 WARMI LB
                                    TASAULYA
                                                *SALVA USUARIU A
004A EL
                  0640
                              POP
                                                 *PERA D PE DO HISTIARTO DA PILHA
                                    HI.
                                    (PCLSAVY+NL *BALVA O PC DO USUARIO NA ANEA
0048 22 DD 07
                  0350
                              LD
                                                 PE SALVAMENTO . DO UMUARTO
004E
     E5
                  0660
                               PUBH AF
004F E1
                  0420
                              POP
                                    HI.
                                                 * SAL VA DS "FLAGS" DO USUAR LO
0080 22 E7 07
                                    $ERAUJ *FL
                  OBSO
                              LD
                              LD
0053 DD 22 D7 07
                  0890
                                    <!xLSAU>+IX *SALVA D IX DO USUARIO
0057 FD 22 D9 07
                  0700
                              LD
                                    KIYLSAULIY #SALUA D IY DO USUARIO
005B ED 73 DB 07
                  0710
                              LD
                                    (BPLSAU) AF ESALVA O SP DO DEDERTO
00SF ED 57
                  0720
                              LD
                                                *SALVA D T DO USUARIO
                                    AFI
0061 32 DI 07
                  0730
                               L21
                                    (ISAV)+A
                  0740
0064 ED SF
                               LD
                                    Ark
                                                *SALVA D R DO USUARIO
3066 32 60 07
                  6750
                              LTI
                                    (ESAV)+A
0069 21 E4 07
                  0760
                              E.D.
                                    HL EBSAV
3060 70
                  0770
                              LD
                                    (HL) +5
                                                WHALUA D H DO USUARIO
006D 23
                  0780
                              INC
                                    BL
006E 71
                  0790
                              LT
                                    CHLORE
                                                *SALVA B C BO USUARIO
006F 23
                  0830
                               INC
                                    HE
0070 72
                  0810
                               LD
                                    KHL) . D
                                                #SALVA O D DO USUARTO
0071 23
                 0820
                               INC
                                    HL
0072 73
                  0850
                                                 # SALUA D E DO USUARTO
                              LE
                                    CHILDYE
0073 08
                  0840
                              EX
                                                 *SALVA REGISTROS ALTERNADOS
                                    OF THE
0074 FS
                  0850
                              PUSH AF
                                                  CALTY
0075 32 FR 07
                                    CAASAVIJA
                                                *SALUA ALT A
                  0380
                              LD
0078 22 EP 07
                  0870
                              LD
                                    TALSAVI+HL
                                                STALVA ALT HL
0078 E1
                  OBSO
                               POR
                                   HI.
                                    LAESAUT+HL
007C 22 FF 07
                  ORFO
                               LD
                                                XSALUA ALT FLAGS
007F 21 EC 07
                  0900
                               LD
                                    HL TABSAV
00B2 70
                  0910
                               LD
                                    1162 -B
                                                * SALVA ALT B
0003 23
                  0920
                               INC
                                    ME
                  0930
00E4 71
                              1.70
                                    (HL)+C
                                                *SALVA ALT C
0085 23
                  0940
                               INC
                                    HL
                 0950
0094 72
                               LD
                                    (HE) FD
                                                *SALUA ALT D
0087 23
                               INC
                  0940
                                    HL
JOBS 73
                  0970
                               LD
                                    (HL) AE
                                                *SALVA ALT E
3089
                 09H0 %
0007
                 0990 *
0089
                 1000 *MODULU DE RECONHECIMENTO DE COMANDO
0089
                  1010 *
3087 CD F1 00
                 1020 WARMS CALL CLDIS
                                                *LIMPA O DISPLAY
DOBC 3E FF
                                    A+2558
                  1030
                              LD
                                                *DISPLAY FIFF FF
DODE D3 03
                               OUT
                  1040
                                   ADDIS1
0090 D3 06
                  1050
                              BUT
                                   ADDIS2
                 1060
0092 03 07
                              DUT DATES
0094 CD 03 01
                 1070
                                                *PEGA CARACTER DE ENTRADA
                               CALL KEYIN
```

```
0097 06 40
                1080
                           LD
                                 B.MEM
                1090
                           CP
                                 B
O099 RB
                           JP
                                           *PULA SE REQUISIÇÃO DE MEMORIA
                                 Z, MEHORY
009A CA F1 01
                 1100
                           INC
009D 04
                 1110
                           EP
                 1120
009E B8
                           Jo
009F CA 4B 02
                1130
                                 Z.REGIST
                                            WPULA SE REQUISICAD DE REGISTRO
                           INC
00A2 04
                1140
                            CP
BE TAGO
                 1150
                                 B
                            12
                                 Z. GOREO
00A4 CA 10 03
                1160
                            JP
                                 WARM?
00A7 C3 89 00
                1170
COAA
                1180 *
                1190 NEM EQU SAD
                                           MITTCLA DE MINORIA
DOGA
0000
                 1200 *
50AA
                 1210 *
DONA
                 1220 #G RESIANT NESTAURA OS REGISTROS DO USUARIO
                1230 #E RETORNA O CONTROLE FARA O ENDERECO
DORA.
                 1240 *ESPECIFICADO NA FOSICAO DE BALVAMENTO
COAA
                 1250 KDO PC NA AREA DE SALVAMENTO DE REMINTROS
COMA
                 1280 *
CGAA
                 1270 RESTRE LD
                               AV (ATSAV)
                                            *RESTAURA TODOS DE REGISTROS
00A4 3A EC 07
                         (.0
                 1280
                                BAA
OGAD 47
                1290
00AE 3A EN 07
                           1.17
                                 AT DACSAVI
                 1300
                           LB
                                 Gia
COMP. AF
0002 36 EF 07
                 15 0
                           1,0
                                 A+ (ADSAU)
                                 Deft
00ES 17
                 1320
                           LD
000% 3A EF 07
                 1330
                           1.0
                                 A+ (AESAV)
                          E.B
0039 SF
                 1340
                                 Enn
                           LD
                                 A+ (AFSAV)
003A 3A FO 07
                 1330
                            LD
                                 Let A
DOND OF
                 1330
                           PUSH HC
                 1370
CODE ES
COMP ET
                1380
                           PBP
                                 AF
00E0 3A EB 07
                1390
                           1.0
                                 A-CARSAVI
0003 2A EY DZ
                           1.11
                 1400
                                 HL+TALIAV3
                           EXX
OCCS DS
                 1410
                           LD IV. (IVLSAV) *RESTAURA IY
DOG7 FD 24 D7 07
                1420
                                 IX+(IXLSAV) *RESTAURA IX
                1430
0000 ID ZA D7 07
                           LD
                           LI
                1440
                                 HL . I SAU
DODE 21 DE 07
                 1450
OCUZ XE
                            LTr
                                 Artillo.
                1450
0003 ED 47
                            LD
                                 IrA
                14/0
0015 23
                            INC
                                 HL
                                 A+ (HL)
0006 7E
                1480
                            LD
CONVED 4F
                1490
                           LB
                                 RIA
                                 HLYABAV
0009 21 E3 07
                           LU
                 1510
                            LD
                                 A+(HL)
                                            *RESTAURA A
OOLC 7E
001B 23
                 1520
                            INC
                                 ML
00DE 46
00DF 23
00E0 4E
                 1530
                            LD
                                 B+(HL)
                                            *RESTAURA B
                1540
                            INC HL
                1550
                            LD
                                 CHILL
                                            *RESTAURA C
                1530
                            INC HL
00E1 23
0012 56
                                            *RESTAURA D
                1570
                           LD
                                 DECHLI
DOE 3 23
                           INC
                                HL
                1580
                1590
                           LD.
                                 Ex(HL)
                                            *RESTAURA E
00E4 5E
                                 SP+(SPLSAV) *KESTAURA PONTEIRO DA PILHA
0085 ED 78 DB 07 1600
                           LD
                 1610
                           LD
                                 HL. (PELSAU) *RECOLOCA PE NA PILHA
0019 2A DD 07
                          PUSH HL
ODEC ES
                 1820
                           LD HL+(LSAV) *RESTOURN HL
00ED 28 EL 07
                1830
                                             *UDLTA PARA G USUARTO
00F0 C9
                1640
                           RET
COFI
                1650 *
                1660 8#
00F1
             1870 ×
COFI
               1680 *"CLDIS" LIMPA OS DISPLAYS DE DADOS E
GOF1
               1690 MENDERECOS. COLOCA O BUFFER DE TECLADO - D E
COFL
                 1700 *LIMPA OS FLAGS DE TECLADO
00F1
0.0F1
                 1710 *
                1720 CLDIS LD
00F1 3E 00
00F3 32 F1 07
                                A.ZERO
                 1730 LD (NFLAGS), A *LIMPA FLAGS
             1740
00F6 32 F2 07
                         LD
                                 (KDATA1) A *LIMPA BUFFER
```

```
1750
                             LD
                                  (KDATA2) A
00F9 32 F3 07
                                              *LIMPA DISPLAY CAMPO DE DADOS
                                  DATDIS
                 1760
                             OUT
00FC B3 07
                                             *LIMPA DISPLAY CAMPO DE ENDERECOS
                1770
00FE D3 05
                             QUT
                                  ADDIS1
                1780
                             OUT
                                  ADDIS2
0100 13 06
                1790
                             RET
0102 09
0103
                 1800 W
0103
                1810 ×
                 1820 * "KEYIN" ESPERA POR ENTRADA DE TECLADO
0103
                1830 *DETETANDO DADOS NA PORTA (D) DE ENTRADA
0103
                 1840 WVIA 0 BIT (7) DE STROBE QUE L'ATTVADO PELA
0103
                1850 WENTRADA DE DADOS, O BIT DE STROBE E LIMPO, E O
0103
0153
                1860 *CARACTER DE ENTRADA VOLTA PARA O USUARIO EM A
0103
                1870 *
                1880 *
0103
                                               WENTRA COM (I DADO
                                  KEYPT
0103 DB 00
                 1890 KEYIN IN
                             BIT 7:A
0105 CB 7F
                 1900
                             JP
                1910
                                  Z+KEYIN
                                               *FICA EM LOOP SE NAO TIVER DADO
0107 CA 03 01
010A 32 F4 07
                 1911
                             LD
                                  (TEMP) A
                                             *SALVA O CARACTER
                1912 KEYINI IN
                                  KEYPT
01.0B DB 00
DIOF CB 7F
                 1913
                             BIT
                                  7 .A
                                  NZ.KEYIN1
                                              *PULA SE EXISTER STROBE
0111 02 00 01
                1914
                             JP
                             LD
                                  Ar (TEMP)
0114 3A F4 07
                 1915
                 1920
                                  ZVA
                                              *LIMPA STROBE
                             RES
0117 CB BF
                 1930
0119 09
                             RET
0114
                1940 *
                1950 W
0114
011A
                1980 **KFLGO2" ATIVA OS FLAGS DE TECLADO NEXT(U) E NO DATA(2)
011A
                1970 $
DIIA
                1980 *
                1990 KFLG02 LD
                                  HL+KFLAGS
011A 21 F1 07
                 2000
                                              #ATTUAR NEXT. NO DATA
                             SET
                                  O. (HIL)
OLID CR C6
OLIF CB D6
                 2010
                             SET
                                  2+(HL)
                                              *LIMPA O RETORNO
                 2020
                             POP
0121 E1
                                  HL
0122 09
                 2030
                             RET
0123
                 2040 #
0123
                 2050 *
0123
                 2060 W'KILIGO" ATIVA O FLAG DE TECLADO MEXTOD
                 2070 *
0123
0123
                 2080 *
                 2090 NFLGO LD
                                 HL+KFLAGS
0123 21 Ft 07
                             SET GIGHLI
                                              MATIVAR FLAS NEXT
                 2100
0126 CB C6
                             POP HL
0128 E1
                 2110
                                              WLIMPA O RETORNO
0129 09
                 2120
                             RET
OLZA
                 2130 *
                 2140 *
012A
                 2150 # FFLB12" ATTVA OB FLAGS DE TECLADO EXECK1) E NO DATA(2)
012A
                 2160 *
012A
                 2170 *
012A
012A 21 F1 07
                 2180 KFLG12 LD
                                 HL+KFLAGS
0120 CR CE
                 2190
                             SET
                                 1 v (HL)
OLZE CB D&
                 2200
                             SET 2 (HL)
                 2210
0131 E1
                             POP
                                  ME
                                              WLIMPA O RETORNO
                 2220
                             RET
0132 09
                 2230 #
0133
                 2240 $
0133
                 2250 **KFLG1" ATTVA FLAG DE TECLADO EXEC(1)
0133
                 2260 *
0133
                 2270 *
0:33
0133 21 FI 07
                 2280 KFLG1 LD
                                  HL, KFLAGS
                                               *ATIVA FLAG EXEC
                 2290
                             SET
                                 1x(HL)
0136 CB CE
0138 F1
                 2300
                                               *LIMPA O RETORNO
                             PDP
                                 HL
0139 09
                 2310
                             RET
                 2320 *
013A
                 2330 *
013A
                 2340 #
013A
                2350 # "ONECAR" DA ENTRADA EM UM CARACTER
013A
                2360 *REGUIDO DE UM MEXT DU EXEC DO TECLADO, VA-
013A
                2370 #LIDA-0 E O RETORNA PARA O USUARIO EM "KDATA2"
013A
```

```
2380 *
0130
                   2390 *
2400 DNECAR CALL CLDES
0134
                                                 *LIMPA DISPLAY, BUFFERS E FLAGS
*PEGO O CARACTER
013A CD F1 00
                    2410 CALL KEYIN
2420 OUT DATRIS
2430 CALL CARCKI
 013D CD 03 01
                                                  *DISPLAY O CARACTER
 0140 D3 07
                  2430 GALL CARCE
2440 BIT 6:A
2450 JF NZ+OF
2450 SUB 16D
2470 JP P+GNI
2480 ADD 16D
2480 DNECA1 LD (KDA
                                                  *CHEGA O CARACTER
 0142 CD 5B 01
                               BIT 6:A

JP NZ:QNECA1 *PULN RE DESLOCAMENTO
SUB 160 *CARACTER = 0-F
 0145 CB 77
 0147 C2 51 01
014A D6 10
                               JP POMEDAR *PULA SE NAO DEF
 014C F2 3A 01
 014F C6 10
 0151 32 F3 07
                   2470 DNECA1 LD (KDATA2)+A *SALVA CARACTER
                   2500 CALL KEYIN
 0154 CD 03 01
                                                   MUEGA PROXIMO CARACTER
                   2510
 0157 CD 6A 01
                                DALL CARCKZ
                                                   XUA FAZER NOVAMENTE SE NAO
                                JP ONECAL
 015A C3 51 01
                                                    EXEC OU NEXT
                    2530 *
 0150
 0150
                    2540 #
 015n
                    2550 * CARCK1 PROCURA UM NEXT OU EXEC NUM
                   2560 *GARACTER INICIAL SE NEXT. A ROTINA VOLTA
 0150
                  2570 *PARA QUEH CHAMOU VIA "KFLGD2". SE EXEC. A
 0150
                  2580 KROTINA VOLTA PARA QUEM CHAMOU VIA "KELG12"
 0150
                 2590 * 2590 * 2610 CARCKI LB BANEXIC 2620 CP B 2630 LD BACKLUC 2650 CP B 2650 CP B 2650 CP B 2650 CP B 2650 RET 2580 *
 0150
                              JP Z+KFLGOZ *SE NEXT, PULA
LD B+EXELC *PROCURA UM
CP B
UP Z+KFLGO*
 0150
 015D 64 20
015F B8
                                                  RPROCURA UM NEXT
 0160 CA 1A 01
 0163 06 10
                                                  *PROCURA UM EXEC
 0165 BB
 0186 EA 24 01
                                                  *SLNAC RETORNA
 0169 69
                    2880 *
 OLGA
 OLAA
                    2890 €
                   2700 % CARCK PRODURA POR UM NEXT OU EXEC. ATTUA
 Dica
                  2730 KD FLAG APROPRIADO VIA KFLGO OU KFLG1. E
 Q16A
                  2720 * RETORNA AO USUARIO. SE NAO NEXT OU EXEC, A
2730 * ROTINA VOLTA A ORIGEM DA CHAMADA.
 D15A
 0150
 OLSA
                    2340 %
                  2750 * 2760 CARCIC I.B BINEXTC # PROCURA UB NEXT
 01.66
 01.6A 06 20
                  2770 CP B
2780 JP Z: FLGO
2790 LD B: EXECC
2800 GF A
 OLNC BB
                                                    * SE NEXT . PULA
 01AH CA 23 01
 0120 05 10
                  2790
2800
2610
2820
                                                    *PROCURA UM EXEC
                               JP Z+KFLG1
 0172 BB
 0173 64 33 01
 0178 69
                                RET
                    2830 #
 0:77
 0.27
                    2840 X
                   2850 # "INOCAR" DA ENTRADA A 2 CARACTERES DO
 0:77
                    2060 * FECLADO SEGUIDOS DE NEXT OU EXEC E RETORNA-05
 0177
                   2870 MAG USUARTO EM "KDATAZ".
 0177
 0277
                    2880 #
                    2895 A
 01.77
                   3900 FUGBAR CALL CLOAT
                                                  *LIMPA BUFFER. FLAGS E DISPLAY
 DIFF CD AG GI
                                 DACE KENDAL
                  2910
 0174 ED 03 01
                                                   APEGA CARACTER
                    3930 DALL CORDET
 017D CD 50 01
                                                   *PROCURA NEXT OU EXEC
                    2940 TUCCAL SUB 160 *CARACTER = 0-F
                                                  *CARACTER = 0-F
 0180 D& 10
 0182 F2 77 01
                                ALD 160
 0185 66 10
                    2960
                   2970
 0187 21 F3 07
                                LD HL-MDATA2
                    2980
                                 (3) B. (HL) *PEGA DADO ANTIGO
 018A 46
                    2990
                              RIC B
 0188 CB 00
                   3000
3010
3020
                               FLC B
 $18D CB 00
                              RLC B
RLC B
ADD A.B
OUT DATDIS
LD (HL).A
CALL KEYIN
 018F CH 00
 0191 CB 00
                                                   *A= ANTIGO & NOVO
                   3030
3031
 0193 00
 0194 D3 07
0196 77
                                                  *DISPLAY A ENTRADA
                    3040
                                                   *SALVA DADO, NOVO
                                                   *PEGA PROXIMO CARACTER
 0197 ED 03 01
                    3050
```

```
*CHECA A TERMINACAO
                           CALL CARCK2
019A CD AA 01
                 3060
                                           *PULA SE NAO TERMINACAD
                            JR
                                 TAUCA1
0190 03 80 01
                 3070
                 3080 x
01A0
                 3090 ×
DIAD
                 3100 * CLDAT" LIMPA D BUFFER DE ENTRADA, FLAGS E DISPLAY DE DADOS
0140
0140
                 3110 *
0140
                 3:20 *
                 3130 CLDAT LD
01A0 BE 00
                                 A.ZERO
01A2 32 F1 07
01A5 32 F3 07
                            L.D.
                                 (KFLAGS) / A
                                             * LIMPA FLAGS
                 3140
                           LD
                                             & LIMPA BUFFER
                                (KDATA21.A
                 3150
01A8 32 F2 07
                3160
                            LB
                                 (KDATAL)/A
                            RET
DIAR C9
                3180
                3101 CLADD LD
                                            *LINPA DISPLAY DE ENDERECOS
01AC 3F 60
                                 A+ZERD
                                 ADDISL
01AE D3 05
                 3182
                            DUT
                 3183
                            THE
                                 ADDIS2
0180 D3 C6
                 3184
01B2 C9
                            RET
0193
                3170 ×
0183
                 3200 ×
                3210 * "FORCAR" DA ENTRADA A 4 CARACTERES
O1B3
                3220 * DO TECLADO SEGUIDOS DE NEXT ON EXEC E
0183
                 3230 *RETORNA-OS AO USUARIO EM KDATA1 E KDATA2
0193
01B3
                3240 *
0183
                 3250 W
                3240 FORCAR CALL CLOAT
                                            *LIMPA FLAGS E BUFFER
0183 CD A0 01
0186 CD 03 01
                 3270
                            CALL KEYIN
                                             *PEGA CARACTER DE ENTRADA
01B9 CD 5D 01
                 3280
                             CALL CARCKI
                                             *PROCURA POR NEXT OU EXEC
OLBC D6 10
                                            *EARACTER = 0-F
                 3290 FORCAL SUB
                                 160
                             JP
                                  P+FORCAR
01BE F2 B3 01
                 3300
                                            *PULA SE NAO D-F
                3310
01C1 C6 10
                            ADD
                                 Téb
01C3 32 P4 07
                                 (TEMP) ,A
                                             *SALUA CARACTER
                 3320
                           LD
01C6 3A F2 07
               3330
                           LD
                                 A, (KDATA1) *A-MSD
                           LB
                                 HL+KBATA2
0169 21 F3 07
                 3340
                 3350
                            RIGHT
                                             *AJUSTA DADO PARA NOVO CARACTER
0100 EB 67
01CE 07
01CF 07
                           RLCA
                3360
                3370
                            RLCA
0100 07
                3380
                            BLCA
                3390
                            RLCA
0101 07
0102 E6 F0
                3400
                            AND 2400
                                             *DESLIGA DIGITO ANTIGO
                           LD HL . TEMP
                 3410
0104 21 F4 07
                                           #SOMA DIGITO NOVO
                 3420
0107 86
                            ADD A+(HC)
                          L.D.
                                 HL + (KDATAZ) #SALVA LSDS NOVO
                3430
010B 2A F3 07
                                 (KDATAL) THE #SALVA MEDS NOVO
                           LD
01DB 22 F2 07
                 3440
                 3450
OLDE 32 F3 07
                            LB
                                 (KDATA2)+A *SALVA LSDS NOVO
                           DUT ADDIS2
                 3460
01E1 D3 06
                                             *DISPLAY LSDS
                                 A+(KDATA1)
OLE3 3A F2 07
                 3470
                            LD
01E6 B3 05
                 3480
                            DUT
                                 ADDIS1
01E8 CD 03 01
                 3490
                            EALL KEYIN
                                             *PEGA PROXIMO CARACTER
                 3500
OLEB CD 6A 01
                           CALL CARCKS
                                           *PROCURA FOR NEXT OU EXEC
                                            #PULA SE NAO NEXT OU EXEC
01EE C3 BC 01
                           JP FORCAL
                 3520 ×
CIFI
0151
                 3530 *
O1F1
                 3540 *
CIFI
                3550 ×
                3560 * "MEMORY" RECEBE IIM ENDERECO DO TECLADO
CIFI
                 3570 * SEGUIDO DE DADOS COMO DEFINIDO NA SEQUENCIA
OIFI
                3580 * MEM (ENDERECO) NEXT, (DADO) NEXT ... (DADO) EXEC
OLFI
OIFI
                3590 * SE O DADO E PARA SER HOSTRADO NO DISPLAY
Olfi
                 3400 *MEM (ENDERECO) NEXT, NEXT, ... NEXT, EXEC
                3610 MEXEC IRA RETORNAR O CONTROLE PARA O RECONHECIMENTO
OIFI
                 3620 *DE COMANDO
OFFI
01F1
                 3630 *
                 3640 MEMORY LD
                                            *LIMPA ENDERECO DE BASE DA MEMORTA
01F1 3E 00
                                A+ZERO
                         LD
01F3 32 F6 07
                 3650
                                 (MBASEL) +A
01F6 32 F7 07
                 3660
                            LB
                                 (MBASE2)+A
                            CALL CLADD
OIF7 CU AC OI
                 3661
01FC CD 83 01
                 3670
                            CALL FORCAR
                                             *PEGA ENDERECO DE BASE
01FF 3A F1 07
                 3680
                            LD
                                 A. (KFLAGS)
0202 DB 4F
                 3690
                            BIT 11A
```

```
JP
                                              *FULA SE O FLAG EXEC ESTIVER ATTUO
                 3700
                                  NZ+MARM2
0204 G2 B9 00
                                              *SALVA ENDERLCO DE MEMORIA
                3710
                             LB
                                   A. (KDATAI)
0207 3A F2 07
                             LD
020A 32 F7 07
                 3720
                                  (MBASE2) #A
                 3730
                             LE
                                  A+(KDATA2)
020D 30 F3 07
0210 32 F6 07
                 3740
                             LE
                                  (MBASE1) A
                                 HL*(MBASE1) *CONFIGURA ENDERECO DE BASE DE MENORTA
0213 2A F6 07
                 3750
                             LE
                 3760 HEM1
                                             *I'I GA DADO DA NEMORIA
0216 7E
                             LB
                                   A. (HL)
                             GUT DATEIS
                                             *I ISPLAY DADO DA MEMORTA
0217 D3 07
                  3770
                             CALL TWOCAR
                 3780
0219 CD 77 01
                                             WILBA NOVO DADO
                                   A. (KFLASS)
                             LD
                 3790
    39 F1 07
0210
                 3800
                            BIT
                                   2+4
021F CB 57
                             JP
                                   NZ I HEH2
                                               MEULA SE NÃO DADO
                 3810
0221 02 43 02
                                   HL (MBASE1) * PEGA ENDERECO DE MEMORIA
                 3920
                             LD
0224 2A F6 07
                 3830
                             LD
                                   A: (KDATA2) *PFGA NOVO DADO
0227 3A F3 07
                 3940
                             LD
                                  A+CJH)
                                               *RUPOE DADO ANTIGO
0224 77
                                   A. (KFLABS)
022B 3A F1 07
                 3850
                             LB
                             BIT
                                  LIA
022E CB 4F
                 3860
                             JP
                                              *PULA SE FLAG EXEC ATIVO
                                   NZ+WARM2
0230 C2 89 00
                 3870
                                   HL. (MBASEL) #INCREMENTA BASE DE MEMORIA A SUMAR
                 3880 MEM12 LD
0233 2A F6 07
                             INC
                                  HL
                 3890
0236 23
                                  (MBASE1) - HL
0237 22 F6 07
                  3900
                             LD
                             LD
                  3901
023A 7D
                                  ADDIS2
                 3902
                             DUT
023B D3 06
                             LD
                 3903
                                   A.H
0230 70
                             CUT
                 3904
                                   ADDIST
023E D3 05
0240 C3 1A 02
                 3910
                             JP
                                   MEM1
                 3920 MEM2
                             BIT
0243 CB 4F
                                   1 . A
                                   NZ+MARH2 #PULA SE FLAG EXCE ATIUO
0245 62 89 00
                 3930
                             JP
                             JP
                 3740
                                   MEM12
0248 63 33 02
                  3950 #
024B
                  3960 #
024B
0249
                  3970 *
024B
                  3780 W
                 3990 * "REGIST" DA ENIKADA A REGISTRO DO TELLADO.
0242
                 4000 #SEBUIDO DE DADO COMO DELINIDO NA SEQUENCIA
024B
                4010 #REGINIC.REGINEXT. (DADO) NEXT ... (DADO) EXEC
024B
                4020 WELDDENCIA DO REGISTRO EL IX.IT.SP.PC. L.R.H.L.
0249
                 4030 *A B.C. D.E. F. AL ANHADAR AC. AD. OF AF
0249
                 4040 *SE APENAS D DADO E PARA SER MOSTRADO NO DISPLAY
0249
                 4050 *DEGITATE REGITATION NEXT ... CKEC
0248
0249
                 4060 MEXEC RETORNARA D CONTROLE AS RECONSECTMENTS DE COMANDOS
0240
                  4070 #
024B
                 4080 #
                                              *PEGA CARACTER INICIAL
                4090 REGIST CALL DNECAR
024B CD 3A 01
                                   A. (KFLAGS)
                4100
                              LD
024E 3A F1 07
                                   2+A
                 4110
                              DIT
0251 CB 57
                                               WPULA SE FLAG NO DATA ATTUO
0253 C2 89 00
                 4120
                              JP
                                   NZ+WARH2
                              LD
                                   A+(KDATAZ)
                                              *PEGA REGISTRO BASE
0256 3A F3 07
                 4130
0259 32 F5 07
                 4140 REGIO
                             LD
                                   (TEMP2) +A
                                              *PROCURA POR DESLOCAMENTO (SHIP)
                 4141
                              BIT
025C CH 77
                                   DIA
                                              WOULD BE TECLA SHIFT ESTA ATTUA
                 4142
                              JP
                                   NZ+REGISA
025E C2 CC 02
                              CP
                 4143
0261 FE 06
                              JP.
                                   P.REGI1
                                              *PULA SE REGISTRO DE 8 BITS
0263 F2 6C 02
                 4144
                             DEC A
                 4145
0266 30
0267 30
                 4146
                              DEC A
                 4147
                              ADD
                                             #I=(I-2)#2
0268 87
                              JP
                                   REGIZ
0269 C3 6E 02
                 4148
                            INC
026C 3C
                 4149 REGI1
                4150
                              INC
026B 3C
                                   (REGINX) . A *SALVA INDICE
026E 32 F8 07
                 4151 REGI2 LD
                4152
                              LD
0271 3A F5 07
                                   A. (TEMP2)
                              CP
                 4153
                                   10H
0274 FE 10
                             JP
                 4154
                                   M.REGIZA
0276 FA 83 02
                 4155
                              BIT
0279 CB 77
                                   BIRD
                                               *PHILA SE BIT & ATTUC
                              JP
                                   NZ+REGIZA
                 4157
0278 C2 83 02
                              LD
                                   A, 48H
                 4158
027E 3E 48
                              LD
                                   (TEMP2) +A
0280 32
       F5 07
                  4159
                                               *DISPLAY BELECAD DE REGISTRO
0283 D3 07
                  4160 REGIZA DUT
                                   DATEIS
```

```
4210
                          LD
                                 A. (REGINX)
0285 3A F8 07
              4220
0288 FE 08
                           CP
                                EIGHT
                           JP
                                M, XYSP
                                           *PULA SE REGISTRO DE 16 DITS
028A FA D6 02
                4230
                          LD
                                HL . IXLSAV
               4240
                                          *PEGA BASE A SUMAR
028D 21 D7 07
               4250
                            LB
                                D.A
0290 4F
                          LD
               4250
                                 B.ZERO
0271 06 00
               4270
                           ADD HLIBC
0293 09
                         LI
                                (MBASE1) HL *SALVA REGISTRO E A SOMA
               4250
0294 22 F6 07
                                            *PEGA DADO DO REGISTRO
0297 7E
                4290
                            LB
                               A. (HL)
                                           *DISPLAY DADO
0298 DE 06
                4300
                            DUT ADDISZ
                         L.D.
               4310
029A 78
                                ANB
                          DUT ADDIST
                4320
02VR D3 05
               4330
                                          MPEGA DADO NOVO
                                TWOCAR
029h ED 27 01
                           DALL
                        I.R
BIT
JP
                                 Ar (NFLAGS)
                4340
02A0 3A F1 07
               4350
                                2.A
02A3 CB 57
                                NZ / REG13
                                           *PULA SE NAO DADO
                4360
02A5 62 B7 02
               4370
02A8 2A F& 07
                          LD HL, (MBASE1)
                        LD A. (KDATAL) *PEGA DADO NOVO
               4400
02AB 3A F2 07
               4410
                          LD
                               CHL) .A
                                           WREPOE DADO ANTIGO
02AE 77
02AF 3A F1 07
                4411
                           LD
                                A. (KFLAGE)
               4412 BIT
4413 IB
02B2 CB AF
                                1+A
                                NZ, WARM2 *FULA SE FLAG EXEC ATIVO
02B4 C2 89 00
               4420 REBI3 LD
                                A. (TEMP2) *INCREMENTA INDICE
0287 3A F5 07
               4421
                           INC A
02BA 3C
               4422
02BB 32 FS 07
                           LD (TEMP2) A
                                A+ (REGINX) WINCREMENTA INDICE
                4423
                           LD
02BE 3A F8 07
               4430
02C1 3C
                           INC
02C2 FE 1A
02C4 FA 6E 02
                4440
                           CP
                                ZAH
                           JP
               4450
                                M.REGIZ
                                            * FULA SE INDICE MENOR QUE TA
                               AFTWO
               4460 REGIA LD
0207 3E 02
                                           ACONFIBURA INDICE INICIAL
0209 03 59 02
               4470
                           UP REGIO
02CC 16 48
               4480 REGISA SUB
                               ABH
                           JP
                                          WPULA SE REGISTRO INVALIDO
02CE FA 4B 02
                4470
                                M.REUIST
0201 06 12
                           ADD 12H
                4500
0203 C3 6E 02
                4510
                           JP
                                REGI2
               4520 XYSP LD
0206 21 07 07
                                HL, IXLSAV
                4530
                           LD
0209 4F
                                GrA
                4540
                           LD
                                B.ZERD
02DA 06 00
02DC 09
                4550
                           ADD HL.BC
                                           WHL = REG SALVA ENDERECO
02DD 22 F6 07
                          LD
                                (MBASE1) HL
                4560
                                            #DISPLAY DADO DO REGISTRO
02F0 7E
                4570
                           LD
                                Ar(HL)
02E1 D3 06
02E3 23
                4580
                           DUT
                                ABDIS2
                4590
                           INC
                                HL
                           LD
                                A+THL)
02E4 7E
                4600
                         DUT
                4610
02E5 D3 05
                                ADDIS1
               4620
                                A+ (REGINX)
02E7 3A F8 07
                         INC
OSEA 3C
                4630
                                (REGINX) .A
02EB 32 FB 07
                4640
                           LB
                          CALL FORCAR
                                           *PEGA DADO NOVO
02EE CD B3 01
               4650
                          LD
BIT
02F1 3A F1 07
                4650
                                A+ (KFLAGS)
02P4 CB 57
               4670
                                2+A
                          JP
                                          *PULA SE NAO DADO
                                NZ + REBIS
02F6 C2 08 03
                4680
                                HL . (MBASE1) *REPOE DADO ANTIBO
                4710
                          LB
02F9 2A F6 07
                          LD
02FC 3A F3 07
                4720
                                Ar (KDATA2)
                           LD
                                (HL) ,A
                4730
02FF 7.7
0300 3A F2 07
               4740
                           LD
                                A+(KDATA1)
                4750
0303 23
                            INC
                                HL
0304 77
                4760
                           LD
                                 (HL) A
0305 3A F1 07
                4761
                           LD
                                Ar (KFLAGS)
                          BIT
0308 CB 4F
                4762 REGIS
                                1 +A
                           JP
030A C2 B9 00
                4763
                                NZ WARM2
                                          *PULA SE FLAG EXEC ATIVO
030D C3 B7 02
                4770
                           JP
                                REGI3
                4780 *
0310
                4790 *
0310
                4800 ×
0310
                4810 *
0310
```

```
0310
                  4820 *"GO REQ" LIMPA C ENDERECO DE RESTART
                  4830 *DO USHARIO NA AREA DE SALVAHENTO DE RECISTRO
0310
0310
                  4840 ME SAT PARA O MODULO DE RESTART
                  4850 ×
0310
                  4860 *
0310
0310 CD AC 01
                  4870 GOREG
                              CALL CLADO
0313 CD B3 01
                  4871
                               CALL FORCAR
                                                *PEGA ENDEREUO DE REGIANT
0316 3A F1 07
                  4880
                               LD
                                    A. (KFLAGS)
0319 CB 57
                  4890
                               RIT
                                    210
                                    NZ+WARM2
                                                *SAT SE MAD DADO
031B C2 B9 00
                  4900
                               JP
031E 3A F3 07
                  4910
                               LD
                                    ATTRODATAS)
                                                *SALVA MOVO EDDERFOR
                                    (PELSAU) + A
0321
                  4920
                               LD
    32
        DD 07
        F2 07
                               1.D
                                   A. (KDATA1)
0324 3A
                  4930
                                    (PEHSAV) vA
                  4940
                               LB
0327 32 DE 07
                               JP.
                  4950
032A C3 AA 00
                                    RESTRY
                  4980 *
032D
0320
                  4970 *
0321
                  4980 W
                  4990 * "DATST" E UM LOOP DA UART PARA CHI CAGEM
032B
                  5000 *ELE MILLIZA UM LOOF COM A PORTA DE
0320
                  5010 *SOIDA IN LELLMADA CON A DE ENTRADA
0320
                  S020 *SE UM LRRO E DETECTADO, O ERRO E MOSTRADO
0320
032B
                 2030 *NO DIRELAY DE ENDERECO E
0320
                  5040 % CARACILE C MONTRODO NO DISPLAY DE DADOS
                  5050 % CARACTER DE SAIDA L MOSTRADO NO HSD
032B
                  2060 *DO DISPLAY DE ENDEREGO.
0320
0320
                  5070 X
00 NO 0250
                                    B.ZERO
                  5680 UATST
                              LD
032F DB 03
                  5090
                               IN
                                    MARIST
                                                *PEGA ESTADO
0331 03 47
                               BIT
                  5100
                                    DAA
                               30
                                    Z. UAERI
                                                *PULA SE BUFFER DE TRANSM. NAO VAZTO
0333 EA 53 03
                  5110
                  5120 MATSTO LD
                                    A-B
                                                 *PEGA CARACTER DE SAIDA
0336 78
0337 D3 05
                  5120
                               DUT
                                    ADDIS1
0339 13 02
                  5140
                               DUY
                                    UARTIO
0338 18 03
                  5:50 LATSTL IN
                                    MARTET
0330 CB AF
                  31.60
                               RIT
                                    1.0
                                                *PULA SE NAO DABO DISCONIVEL
                               Ja
                                    Z.UNTST1
033F CA 3B 03
                  5:70
                  51110
0342 E& 10
                               AND
                                    1 CH
                                    NZ . UNTRI
                               JP
                                                WITHILA SE ERRO DE PARIDADE
0344 02 53 03
                  5190
                               114
0347 DB 02
                  5240
                                    DARTIO
                                                MPEGA CARACTER DE ENTRADA
0349 13 07
                  5250.
                               DUT
                                    DAIDIS
                  5240.
                               Cit
OBOR BE
                                    B
                               Jo
                  5270
0346 62 5A 03
                                               *PULA SE ENTRADA H SAIDA
                                    NZ+UAER2
                               INC
                  53E0
034F 04
                                    R
                               11/2
0350 03 36 03
                  5290
                                    DATSTO
80 EG EGEO
                               DUT
                                    AUL 152
                                               *BISPLAY ESTADO DA WART
                  5300 UAFRI
0395 03 02
                  5310
                               IN
                                    MARTIO
                                              *PEGA DADO DE ENTRADO
0357 13 07
                  5320
                               BUT
                                    DAIDIS
0359 76
                  5330
                               HALT
                                    ATOFH
035A JE OF
                  5340 UAER2
                               LD
035C EU 79
                  5350
                               DUIT
                                    (ADDISE) + A
                   5340
                               HALT
035E 76
035F
                  5370 *
03SF
                   5380 W
035F
                  5370 *EXCITADOR DE ENTRADA DE TTY
035F
                  5400 *DA ENTRADA AU DADO NO BUFFER ESPECIFICADO
Q35F
                  5410 *A ENTRADA E FINALIZADA GUANDO UM "RETORNO
035F
                  5420 *DE CARRO" E DETETADO OU O NUMERO DE CARACTERES
035F
                  5430 *ESPECIFICADO JA FOI TRANSMITIDO PELO DISPOSITIVO.
035F
                  5440 ×
035F 2A F7 07
                  5450 TTYINP LD
                                    HL+(TTYIBF)
                                                  *PEGA ENDERECO DO BUFFER
0362 3A FD 07
                  5460
                               LD
                                    A+ (TTYIC)
                                                 *PEGA NUMERO DE CARACTER1
0365 47
                  5470
                               LD
                                    BIR
0366 DB 03
                  5480 TTYINI IN
                                    UARTST
                                                  *PEGA ESTADO DA UNRI
0368 CB 4F
                  5490
                               BIT
                                    1 . A
                  5500
                               JP
                                    Z+TTYIN1
036A CA 66 03
                                               *PULA SE NAO DADO
                               AND
                  5510
                                    1CH
036D E6 1C
                               JP
                                                 *PULA SE ERRO DE PARIDADE
036F C2 9B Q3
                  5520
                                    NZ+TTYERR
```

```
5570 IN UARTIG
5580 LD (HL)+A
5590 CP A+ODH
5400 JP Z+TTYIN2
5810 LD A+ONE
0372 DB 02
                            IN UARTIO *PEGA CARACTER DE ENTRADA
LD (HL)+A *SALVA CARACTER NO BUFFER DO USUARIO
CP A+ODH
0374 77
0375 FE OD
*PULA SE RETORNO DE CARRO
0376 CA 91 03
                                                 #ATIVA CONTAGEM DE CARACTERES DE SATOA
0396
                  5740 ×
                5750 WEXCITADOR DE SAIDA DE TTY
039E
              $740 #"TTYOUT" DA BAIDA AOS DADOS DO BUFFER DO
039E
039E
0344 47
0345 OF 00
03A5 0E 00 5840 TTYOUI LD C.ZERO
03A7 11 00 00 5850 LD DE.ZERO
03AA DB 03 5840 TTYOI IN UARTET
03AC CB 47 5820 BIT 0.A
03AE CA BC 03 5880 JP Z.TIYOUI
03B1 7E 5890 LD A.(HL)
03B2 D3 02 5900 OUT UARTIO
03B4 05 5910 DEC B
03B5 3E 00 5920 LD A.ZERO
03B7 CB 5930 RET Z
03D8 23 5931 INC HL
03B9 C3 A5 03 5940 JP TTYOUI
03BC 13 5950 TTYOUZ INC BE
                5840 TTYOUI LD CIZERO
                                    UARTET *PEBA ESTADO
                                    Z.TTYOUZ *PULA BE BUFFER NAG VAZIO
                                    AVEHLE
                            OUT WARTIO
                                                * PEGA CARACTER
                                               # DA SAIDA NO CARACTER
                                    AYZERO
                                                 *RETORNA SE BUFFER VAZIO
                5950 TTYOUZ INC DE
                                               *ATRASO PARA NOVA TENTATIVA
03BC 13
*PULA SE MENOR QUE 5 TENTATIVAS
03CF 3E 01
                             LD
                                    AFONE #SE NAO RETORNA COM A-1
03D1 C9
                 6080
OJD2
                 6070 x
07C4
                 6080
                             ST
                                   7C4H
0764
0764
0764
0764
                  6090 *
                 6100 *PAGINA 2: CONSTANTES, AREAS DE DESVIO, E
                  6110 * AREA DE SALVAMENTO DE REGISTRO
                 6120 *
                 6130 SPSTRT DB 0
07C4
                                           *AREA DA PILHA
 0.0
0705
                 6140 #
                6150 *AREA DE RESTART DO USUARTO
0705
0705
                 6160 *
0705
                 6170 RST2V DS 3 *AREA VAZIA DE USUARIO P/ RST2
```

```
*AREA VAZIA DE USUARIO P/ RST3
                   6180 RST3V
                               DS
                                     3
0708
                                              *AREA VAZIA DE USUARTO P/ RST4
                   6190 RST4V
                               DS
                                     3
O7CB
                                     3
                   6200 RSTSV
                                DS
                                              *AREA VAZIA DE USUARIO P/ RSTS
07CE
                                              *AREA VAZIA DE USUARIO P/ RST&
07D1
                   6210 RST6V
                               DS
                                     3
0714
                                    3
                   6220 RST7V
                               DS
                                              *AREA VAZIA DE USUARIO F/ RST7
0707
                   6230 W
                   6240 *AREA DE SALVAMENTO DE REGISTROS
0707
37D7
                   6250 ×
                   6260 IXLSAV DR
0707
                                     0
  00
                   6270 IXHSAV DB
                                     0
0708
  00
                   6280 TYLSAU DB
                                     0
0709
  00
                   6290 IYHSAU DB
                                     0
OZDA
 00
OZDB
                   6300 SPLSAV DB
                                     0
  00
                                     0
07DC
                   6310 SFHSAV DB
  00
                                     0
0700
                   6320 PCLSAV DB
 00
                   6330 PCHSAV DB
OZDE
  00
OZDE
                   6340 ISAV
                                DB
                                   0
  00
                                     ŏ
                   6350 RSAV
                                DB
07E0
  00
                   6360 LSAV
                                DB
                                     0
07E1
  00
                                DB
                                     0
                   6370 HSAV
07E2
  00
                   6380 ASAV
                                DB
                                     0
07E3
  00
                   6390 BSAV
                                DB
                                     Ö
07E4
 00
                   6400 CSAV
                                DB
                                     0
07E5
  00
                                     Ò
                                DB
                   6410 DEAV
07E&
  00
                   6420 ESAV
                                     0
                                DB
07E7
  00
                   6430 FSAU
                                DB
                                     0
07E8
  00
                                     0
                   6440 ALSAV
                                DB
07E9
  00
                                DB
                                     0
                   6450 AHSAV
07EA
  00
                   6460 AASAV
                                DB
                                     O
OVER
  070
                   6470 ABSAV
                                DB
                                     0
07EC
  00
                                DB
                                     Q.
                   6480 ACSAV
O7ED
  00
07EF
                   6490 ADSAV
                                DB
                                     Ò
  00
OZEF
                   6500 AESAV
                                DB
                                      0
 00
DZFO
                   6510 AFSAV DB
                                     0
  0.0
07F1
                   4520 €
07F1
                   6530 * AREA DE ARMAZENAMENTO DE DADOS
07F1
                   8540 ×
07F1
                   6530 KFLAGS DB
                                     0
                                              *FLASS DO TECLADO
  00
                                              *BUFFER DE ENTRADA DO TECLADO
                   6560 KDATA1 DB
                                     0
07F2
  00
                                     0
07F3
                  6570 KDATA2 DB
```

302	Construa o	seu Próprio Computador	Usando o MP-Z80
		Associate Management Control of the	Secondaries of Secondaries and Secondaries

00				
07F4	6580 TEMP	DB	0	
00	COLUMN DESCRIPTION OF THE PARTY		0	
07F5 00	6581 TEMP2	DB	0	
07F6	6590 MBASE1	DB.	0	*ENDERECO DA MEMORIA DE BASE
00	Charle Contains	100	-	
07F7	6600 MBASE2	LB	0	
00	9070 000000		-	TOUR COOK DISTORY
07F8	6610 REGINX	DB.	0	*REGISTRO INDICE
00	1.00 00000	40		- PURCHERS NO DIFFERENCE NO PROPERTY DE 220
07F9			2 2	*ENDERECO DO BUFFER DE ENTRADA DA TIY
07FB	6630 TTYOBE	DS	2	*ENDERECO DO BUFFER DE SAIDA DA TTY
02FD	6640 TTY1C	DB	0	*CONTAGEM DOS CARACTERES DE SAIDA DA TTY
00				
07FE	6650 TTYBC	DB	0	*
00	eren sever		100	
07FF	6660 *			
0.7FF	6470 END			

FILE 3000 7323 READY

APÊNDICE E

ESPECIFICAÇÕES TÉCNICAS DA CPU Z80

APÊNDICE E1

ESPECIFICAÇÕES ELÉTRICAS

Absolute Maximum Ratings* (Valores Máximos Absolutos)

Temperature Under Biss Storage Temperature Voltage Dr. Any Pin at th Respect to Ground Power Dissipation Specified operating range, -65°C to +150°C -0.3V to +7V

1.5W

* Comental is

Esforços maiorist da que os especificados nos

Valores Máximos Absolutos (Absoluto Max. Retingi)

podem derifficar permanentemento o componente.

Estensida aperaes salores maximos de esforços, e a

operação funcional do componente nestes condições,
não está prevista. A exposição sos valores máximos absolutos por longos períodos afetem

a conflabilidade do componente.

Nose

No. 5 For ZSDEPU all AC and DC elluractricities remain the same lost the military great puris except loc

1 = 200 mA

Características CC do Z80

T. *E"C a 70°C V. *5V a 5% a menos que especificado em contrário.

Symbol	Parameter	Min	Typ.	Max	Unit	Ten Condition
Ville	Deck taput Low Voltage	-0,3		0.45	V	
VIHC	Clock Input High Voltage	V		V _{cc} +.3	٧	
V _{II}	Input Low Voltage	0.3		C.S	V	
Var.	Input High Volvage	2.0		Ver	·V	
Vol	Output Low Voltage			0.4	V	loL=1.8mA
Vaн	Ourput High Voltage	24			V	OH * ~250p.A
lee.	Power Supply Current			150	mA	
L	Trout Leakage Current			10	A.A.	V _{IN} +0 to V _{CE}
150tt	Di-State Quiput Leakages uses in Float			10	.⊭A	VOSTEZ 4 to Ve
LOL	In State Output Leakings Consent in Plan			-10	μA.	VOLT-04V
LD	Data Bur Leavage Corrent or Input Mode			110	DA	OKVINKVOC

Capacitáncia

TA = 25°C, f = 1 MJ(z,

Symbol	Parameter	Mex.	Unit
C ₀ .	Clark Capacitance	35	pF
CIN.	Іприг Съросличе	5	pE.
Court	Chilpul Capazilania	10	nF.

Z80A-CPU

Informações para pedidos

C - Ceramico

P - Plástico

S - Standard 5V ±5%a 70°C

E - Estendido SV ±5% - 40° a 85°C

M - Militar LV ±10% - 55° a 125°C

Características CC do Z80A

T_A = 0"C ai 70"C V = 5 V + 5 · a menos que especificado em contrário.

Symbol	Parameter	Min	Typ	Mex	Unit	Test Condition
Var	Crock Input Law Victage	-31		0.45	V	
V 11/6	C) on top a Figh Vollage	V		¥ cc. + ,3	V.	
VIL	Insur Law Volings	-0.3		0.8	v	
v _{itt}	Inqui High Voltage	10		Y.c.	٧	
V _{EL}	Ontput Line Ville gr			0.4	٧.	OL-1 SMA
Von	Output High Veltage	24		1.5	V	$T_{\rm COM} = 425 {\rm GyrA}$
er !	Powe Supply Council		90	200	mA	
Li	Input Les cape Contexts			10	uA.	VINED LAY
LOH	To Sinc Dugo Leakage (cross in Floar)U	u N	VOLT-24 NA
100	The State $O((p, \epsilon)$ Leaking Contains in Figure			>10	24	$V_{OLT} = 0.4V$
ten	Duta Box Leakage Current in https://Mode	1		+10	p.s.	OKVINKY.

Capacitância

TA = 25°C f = 1 MHz.
unmeasured pins returned in ground

Symbol	Parameter	Man	Usa
4	Cheek partiner	35	pt
Cis.	Topid Capacinanae	5	pt
irm'i	Corpor Capitalist	ia	pł

Z80A-CPU Informações para Pedidos

C - Cerámico P - Plástico S - Standord 5V ±5% (% a 76°C

 $T_A = 0^{\circ}C$ a $70^{\circ}C$, $V_{CC} = +5V \pm 5\%$, a menos que especificado em contrario

Signat	Symbol	Pasine (er	Mile	Max.	Unit	Ten Condition	
	10	Clock Phylod	- 2	(12)	yes.		1101 12 - 1 wint 1 + 1 wint 1 + 17
6	1w (5)(1)	Cloud, Police Widths Claub High	180	E)	fees		
	Switch.	Check Putse Wildlin Control Low Check Rine and Fall Time	140	200	FEEC.		
		111-0-10-10		125	recc		
	FIADI	Address Overson Delay Delay to Florit	-	110	85/60		
	Saem	Address State Prior to MYEC (Messons Ev. e)	100		mo.	€1 = 50pF	and or common and
45-14	76-11 lax	Address Studie Plans in 1980 RD - 973 (1997 schr)	12		Files	-11-see	[1] (arm = locality + 1; = 75
	lex for	Address Trable to RD, WR, TORQ of MREQ Address Trable From RD - Will brong From	141	-	fore:		121 1/40 = 1/2 = 80
	10101	Dara Ourpus Delay		220	ner:		137 Apr 1 100 pt 1 40
	1F(D) (501D)	Delay in Flow During Write Cycle Bata Setup Time to Brong Lago of Chica Coning MI X side	107	- 70	No.		14) 1 cx = 1 w (0 L) + 1 , - 50
D ₀₋₇	IST IDI	Data Settin Time At Failing Edge of Clack Disning M2 to M5.	+93		rice	C_ = 30 F	A Service Committee of the Committee of
9	3done	Data Stayle Cour to WR (Mess of Cycle)		-	DIFFE		(5) t _{dom} = t _c = 210
	'do	Dave State Print to WR (190 Cycle) Data State Print WR	(f) [1]	-	JPRes.		(el the two) +1, -210.
	- Inc	Any Huld Jame to: Selve Total	0		310-		(7) 1 _{0.07} * 1 _{w(ΦL)} * 1 _t 80
	IDLE (MR)	MILLO Delay From Filling Sage of Chick Milling Line		100	NO.		
Spinole (MASE)	MRCO Delay From Roote Life of Clo.A. MRUD (fluid)		100	um.			
MREO	(Deta (MR)	MRTO Delay From Falling Eggs of Floor, MRT J High Pulse Widor, WREG Lose	-	100	- Service	F_ = 50pT	100 / Dr
	W (MBT)	Polys Wide , VREQ Myo	TW.		300		[E] (w(MX)) = (-10
	TORO Deva From Rung Lagrar Clark & W.O. Low	-	-90	niec		tol committee with the	
THEF	DL 0 (III)	TURQ Deay, From Falling Edge of Clork, HATO Low TORO Deay, From Nume Edge of Clork, PTRO HAD	-	- 00	3.00	r sumr	
TORQ TORO (R)				-100	Nan	CF = 201E	
	Kill On as From Falling Pope of Clean, 10007 High		C	105-			
	404.4×3400	RD De ay From Room Edge of Cook, RG Line RD De ay From Falling Edge of Clock, RD Line RD De ay From Room Edge of Cook, RD Majo		DC	786	CL = 100+	
RD	(C)B) (F) (F)		-	- 40	100		
	DEG (RD)	RD-In sy Form Falling Edge of Clock, AD right	-	+ 0	100		
	'DL+ (WB)	WR Delay From Roung Fige of Clark, W. Low		80	191		
WR	IN P (WE)	WK Chizy From Palling Cope of Clock, Wil Low		90	N/EG	C, = 50pT	
M. III.	DHO (WR)	Will Delay From Falling Expt of Clock, Will High		DC	1990	eT. san	
_	14 (WRL)	Puter Widon, Will Low	3.00		340.1		1101 Ju(WRL) *1-40
MI	TOR (MI)	Mi Delay From Roung Clyr of Clock, Wi Low Mi Delay From Roung Dilyr of Clock, Wi High		36	767	CL +50pF	3,223
REFSD	SOLVREY	RI 5th Delay From Kning Loye of Clock, RE fall Live		1.60	36.	C ₁ = 50gP	
N.F. SAF	DH (RF)	RESH Selay From Ruing Logs of Vlock, Mr. art Page		130	TMC	rd - 200	
WAIT	%(W2)	W417 Setoy Time to Excising Edge of 6 less	16		run		
HALT	AD (HT)	FIALT Delay Time Prom Falling Edge of Flock		300	CME	C + Stope	
IST	S (IT)	INT Serup Time in Rich y Edge in Chick	80		Dec		
NMI.	(w (NM)L)	Pulse W/306, NSM1 Low	80		Doer		
BUSILO	1,1800	BUSKO Setup Tome to Being Edge of Clock	10.		153.0	-	
BUSAK	(DLIBA)	BUSAN Cetay Prom Rouns Fage of Clock SUSAN Law		130	Wind or -	Ct + 50FF	
BUSAN	DHIRA	BUSAN Delay From Falling Edge of Fock, BUSAN Hody		119	1015	of soil	
RESET	J ₂ (RS).	RESET Setup Time to Rising Edge of Flock	-93		/mes.		
	1FICI	Driay (p Floor (MREQ, (UPS), Ethans will)		3.00	9901		
	1 _{mr}	M) Stable Prior to TORQ (Internet Acr.)	100		peri		$\{(x,y) \mid (x,y) = 2(x+1) \exp(4y) + (y+80)$
TAS:							1/= 1/=

A. Os dados devem ser habilitados para a barra de dados da CPU quando RD esta ativo. Durante o reconhecimento de interrupção os dados serão habilitados quando M1 e IORO estão ativos,


B. Todos os sinais de controle são ancronizados internamente, antão eles podem estar totalmente assíncronos com relação ao CLOCK.

C. O sinal RESET deve ficar ativo pelo menos por três períodos de clock.

D. Atreso de salde X capacitância de carga


 $T_A=70^{9}{\rm C}$ e $V_{CC}=+6V\pm6\%$ somar 10 nseg, de atraso para cada 50pt adjicionados asé um máximo de 200pt para a barra de dadados, e 100pf para linha de endereço/controle.

E. Embora seja estático por projeto, os testes garantem t_w de 200₂ seg. máximo.



Load streat for Output

DIAGRAMA DE TEMPO CA:



Z80A-CPU

 $T_A = 0^{\circ}C = 70^{\circ}C$, $V_{CC} = +5V \pm 5\%$, a menos que especificado em contrario

Signal	Symbol	Parameter	Mgs	Mexi	Dell	Test Condition	
	16	Clack Period	25	1021	inco		[12] (- two-1 * (wot) * 1, * (
	Tu (4H)	Clock Pulse Width, Clock High	310	111	1750%		
•	w (41.)	Clack Pater Width, Goek Low	310	3000	mec		
	54.0	Clock Rise and Fall Time		70	1004		
	(DIAD)	Address Octpus Delay		110	18964		
4	PEADE	Delay to Float		90	MISCO		
Acres 1	Tacm	Address Stable Prior to MREO (Memory Eyold)	-		8554	CL - 50pt	111. Tulim * (w(0)1) * 14-65
Ap-15	9.5	Address Stable Prior to IOKO, RO or WR (I/O Cycle)	- 15	-	Mich		141 (ATM - (ACDS)) - 4
	10	Address Stable From RD, WR. DRO or MREO Address Stable From RD on WR During Float	741		fister		(2) t _{ac.} = 1 _c =70.
	leaf.	Manage Among Lyan Land and an entire Lyan	-	100			
	(D)(D)	Data Ourpor Delay	_	150	997		[2] 1 _{ca} + t _w (41) + 1 ₇ - 50
	1F (D)	Delay to Float During Write Cycle Data Solub Time to Rinng Edge of Clock During M1 Cycle.	- 25	90	950		(4) ical "(w(+), -1), -15
0	(50 (D)	Data Serup Time to Falling Edge of Dock During M2 to M5	500		9384	CT = SON	
00.7	150 (D) 1dem	Data Stable Prior to Will (Messisty Cycle)	153		mer.	T. C.	(5) t _{dom} = t _e - 170
	Idel	Data Stable Prior to WR (I/O Cycm)	(6)		9124		
	Self	Dara Stable From WR	10				10) t _{dcl} = t _w (ΦL) + 1, -170
	(H	Any Hold Time for Setup Time		0.	POST-		171 todf = tw(01) + 4, -70
		PROPERTY AND A STATE OF THE A CASTALL		-85	TWO		- Am Indian
	IDLE (MR)	MREO Deay From Fating Edge of Linck MREO Low MREO Deay From Rusing Edge of Clock MREO wide	-	-55	FIGE.		
MRED	TOHO (MIK)	MKEQ Delay From Falling Logs of Clock, MREQ High		85	7367	E = 50)/1	The state of the s
morey.	Iw (MHL)	Polse Willih, M REG Low	131		7-5M6		[8] IW(MRL)*1,-20
	Iw (MRII)	Pulse Width, MREQ High	163		PMF		
		TORO Delay From Busing Edge of Clinik, ICRO Law.		75	rw		(9) *w(MR(f) * Tw(4)f) * Tr = 20
2.0	DLG (IK)	MALE STREET, S	-	3.5	TWC		
TORO DEP (IR)	TORY) Delay Even Riving Edge of Cloux, ICRO High		- 35	160	XE = SOPF		
	DHA (IR)	THE RESERVE TO SELECT THE PARTY OF THE PARTY		85	han.		
	The second	The same and the same and the		85	nere.		7
66	IDLE (RD)	RD Delay From Rising Lilgs of Clock, RD Low RD Delay From Fulling Lilgs of Clock, RD Low RD Delay From Rising Edgs of Clock, RD High		91	700	CL + 30/F	
RD	TOHO (RIS)			3 35	7900		
	DHO (RD)	RD Delay, From Felling Bilgs of Chark, RD Itigh		1.5	Nec		
	(DLIB (WR)	Will Delay From Rang Logs of Clock, WP Low		6.5	200		
WR	IDUE (WILL)	WR Delay From Falton Ligat of Clock, Will Low		7 80	1-040	CE = 1091	
wit	IDHA (WR)	Will Delay From Falling Tilge of Cinck, Will High	-	. 20	1785	of see	
	(w(WXL)	Poles Widen, WB, Low	11.01		9807		((0) tw(WRL) = tc -30
errii.	4DLIMIT	MT Delay From Kining Edge of Clack, MI Low		100	Hero	CL = 50 pF	MANUEL C
MI	*DH (M/)	MI Delay From Racing Litter of Circle, M. High		(30)	Just.	-T-sam	
	10000	RISH Delay from Managedge of Cherc. WYSH Low		182	nies	of trees	
RESH	DH (RF)	R) Sti Delay From Rivers Edge of Class, RJ 5H Page	-	120	Mide	CL # 50pF	
WALT	5 (W1).	WALT Serve Time to Falling Edge of Clock	20		Made		
HALT	PER PETER	HALT Dries Time From I'm by Edge of Clock		100	mer	CL + Supir	
INT		INT Serve Time to Busing Edge of Clock	30		mec		
HMI	Tay(T)	Pulse Width, NSG Low	80		DOCE		
	w (BML)		59		YEST		
BUSRO	's (BC)	BUSING Serup Time to Rising Edge of Class	-	-	-		
BUSAZ	IDL (BA)	BUSAK Delay From Rising Edge of Clock, EUSAK Low BUSAK Delay From Falling Edge of Clock, DUSAK Heet		100	1057	C = 300F	
RESET	ts (R5)	RESET Seeup Time to Rining Edge of Check	100		1349		
	IF (C)	Delay to Flow (MKED WING ROand MR)		30	10001		
		MI State Prior to IORO (Inserrupt Ack.)	1011	1	rises:		[11] tmr = 2+c+1=(404) + 1-65

- NOTAS

 N. De dedos revem ser habilitudes para a born de dedos de Cet que el Trincia pres. Deserte o presidente esto de la crescipció de se esta para habilitudes que en Mil e Militardo de se esta para la Toda que disser en la militar de comenciados intermentales en El despoto esta tentral de avolumente com telaple de CLOCK


 C. O sinal RESET deve local atria polo en mos por tels parteció de cloca.

 D. Atria de corda & especialmente de virgo.

TA = 70°C + Non=+ W = 1°C

Sonte illinog de diano per cara Suer advisancia su um miscreo de 200pl para a l'arra de cado), e 100pl para linha de commeçciacatrolo.

E. Embora seja sejático por giorgio, o restes grantem (g. 100) de 200 pr. es. Embora.



Load circuit for Output

APÉNDICE E2

TEMPORIZAÇÃO DE CPU

A CPU Z80 executa instruções passando por um conjunto muito preciso de operações básicas. Estas incluem:

Escritura ou leitura de memória Escrita ou leitura de dispositivo de E/S Reconhecimento de interrupção

Todas as instruções são meramente uma série destas operações básicas. Cada uma destas operações básicas pode levar de 3 a 6 períodos de clock para completar se ou elas podem ser estendidas para sincronizar a CPU com a velocidade de dispositivos externos. Os períodos básicos de clock são refendos como ciclos "T", e as operações básicas são refendas como ciclos M (de máquina). A figura 0 ilustra como uma instrução típica pode ser meramente uma série de ciclos M e T. Observe que esta instrução consiste de 3 ciclos de máquina (M1, M2 e M3). O primeiro ciclo de máquina de qualquer instrução é um ciclo de basca (fetch) que sem 4, 5 ou 6 ciclos T de duração (a menos que seja estendida pelo simal de WAIT que será descrito em detalhes na próxima seção). O ciclo de basca (M1) é usado para buscar o código de operação (OP CODE) da próxima instrução a ser executada. Os ciclos de máquina subsequentes movem dados entre a CPU e a memória ou dispositivos de E/S, e eles podem ter de 3 a 5 ciclos T (novamente eles podem ser extendidos por estados de WAIT). Os parágrafos seguintes descrevem a temporização que ocorre em cada um dos ciclos de máquina básicos.




Exemplo de Tempos Básicos de CPU Figura 0

Toda a temporização da CPU pode ser dividida em alguns poucos diagramas de tempo simples como mostrado nas tiguras de 1 a 7. Estes diagramas mostram as seguintes operações hásicas com e sem estados de WAIT (espera). Os estados de WAIT são adicionados para sincronizar a CPU com memórias lentas ou dispositivos de E/S.

- 1. Busca de OP CODE de instrução (ciclo M1)
- 2. Ciclos de escrita ou leitura de dados na memória
- 3. Ciclos de escrita ou leitura de E/S
- 4. Ciclos de pedidos/reconhecimento de barra
- 5. Ciclo de pedido/reconhecimento de interrupção
- Ciclo de pedido/reconhecimento de interrupção não mascarável
- 7. Saida de uma instrução de HALT


BUSCA DE INSTRUÇÃO

A figura i mostra os tempos durante um ciclo MI (busca do OP CODE). Observe que o PC é colocado na barra de endereços no início do ojolo MI Meio tempo de clock e depois o sinal MREQ fica ativo. Neste momento o endereço de memória já teve tempo de se estabilizar e assim a transição negativa de MREQ pode ser usada diretamente para insbilitar as pastilhas de memória dinámica. O sinal RD tembém fica ativo para indicar que os dados lidos da memória devem ser habilitados para dentro da barra de dados da CPU. A CPU colho o dado da memória pela barra de dados durante a transição positiva de clock de estado T₃, e esta meima transição é usada pela CPU para desativar os sunais RD e MRO. Portanto, o dado já foi colhido pela CPU antes que o sinal RD fique desativado. Os estados T₃ e T₄ de um ciclo de busca são utilizados para refrescar memórias dinámicas. (A CPU usa este tempo para decodificar e executar a instrução colhida e entao nenhuma outra operação poderia ser realizada nesta hora). Durante T₃ e T₄ os 7 bits menos significativos da barra de endereços contêm o andereço de restauração da memória e o sinal RESH fica ativo para indicar que uma leitura de restauração de todas as memórias dinámicas deve ser realizada. Observe que um sinal de RD não é gerado durante o tempo de restauração, para prevenir que os dados de diferentes segmentos de memória sejam colocados em conflito na barra de dados. O sinal MREQ durante a restauração esteja garantidamente estávei pelo tempo de MREQ.



Busca de OP CODE de Instrução Floura 1


A figura IA ilustra como um cicio de busca seria retardado se a memória ativasse a linha de WAIT. Durante o estado T₂ e de todos os T_w subsequentes, a CPU amostra a linha de WAIT na transição negativa de U. Se a linha de WAIT estiver ativa nexta hora, um outro estado de WAIT será introduzido no ciclo seguinte. Usando-se esta técnica, o ciclo de leitura pode ser estendido para adaptar-se ao tempo de acesso de qualquer tipo de memória.



Busca de OP CODE de Instrução com Cicios de WAIT (Espera) Figure 1A


ESCRITA QU LEITURA DA MEMÓRIA

A rigura 2 ilustra os tempos dos cicios de escrita e leitura da memoria, diferentes do ciolo M1 (busca do DP CODE). Estes ciclos são gerálmente da duração de 3 períodos de clock, a memos que sejam solicitados pela memoria, estados de WAIT, via sinal de WAIT. Os sinals RD e MREQ são unitirados da mesma forma que no ciclo de busca. No osso de um ciolo de escrita, o MREQ fica árivo quando a barra de endereços estiver estável e então pode ser utilizado diretamente como "CHIP ENABLE" para memórias dorámicas. O sinal WR fica ativo quando o dado na barra de dados estiver estável e então pode ser usado diretamente como um pulso R/W para quase qualquer tipo de memória semicondutora. O sinal WR fica mativo meio extado T antes do conteudo das barras de dados e endereços serem trocados e então as necessidades de tempo de quase todos os tipos de memória semicondutora são satisfeitas.



Ciclos de morits ou leiture de memòrie Figure 2

A figura 2A flustra como um sinal de pedido de WAFT estenderá qualquer operação de leitura ou escrita na memória. Esta operação é idêntica áquela previumente descrita para o ciclo de busca. Observe nesta figura que um ciclo separado de leitura e escrita são mostrados na mesma figura embora estes ciclos nunca possam ocorrer simultaneamente.



Ciclos de ascrita e leiture na membria com estados de espera (WAIT)
Figure 2A


CICLOS DE ENTRADA OU SAÍDA

A figura 3 illustra uma operação de leitura de E/S ou escrita de E/S. Observe que durante as operações de E/S um estado de WATT é automaticamente inscrido. A razão para isto é que durante as operações de E/S o tempo, entre o sinai IORQ ser ativado e a CPU amontrar obrigatoriamente a linha de WAIT, e muito curto, e sem este estado extra, não existiria tempo para uma porta de E/S decodificar seu endereço e ativar a linha de WAIT caso fosse necessáno. Tumbém, sem este estado de WAIT seria difícil projetar dispositivos MOS de E/S que pudessem operar na velocidade normal da CPU. Durante este estado extra de WAIT, a linha de WAIT também é amostrada. Durante uma operação de leitura de E/S a linha RD é usada para habilitar a porta endereçada para entrar na barra de dados da mesma forma que no caso de leitura de mamória. Para operações de escrita de E/S, a linha WR é utilizada como clock para a porta endereçada, com tempo suficiente de superposição fornecido auromaticamente de modo que a transição positiva possa ser usada como clock de dados.

A figura 3A ilustra como estados adicionais de WATI podem ser acrescentados com a linha WAIT. A operação é idêntica à descrita previamente.


CICLO DE PEDIDO/RECONHECIMENTO DE BARRA

A figura 4 flustra os tempos para um ciclo de pedido de barra/reconhecimento. O sinal BUSRQ (pedido de barra)
é amostrado pela CPU na transição positiva do último período de clock (estado) de qualquer ciclo de máquina. Se
o BUSRQ estiver ativo, a CPU irá colocar seus sinais de controle, dados e endereçamento em estado de alta impedância
na transição positiva do próximo clock. Neste momento, um dispositivo externo pode controlar as barras para transferir
dados entre a memória de dispositivos de E/S. (Isto é geralmente conhecido como Acesso Direto à Memória [ADM]
usando ciclos independentes.) O tempo máximo de resposta da CPU a um pedido de barra é a duração de um ciclo
de máquina, e o controlador externo pode manter este controle durante tantos períodos de clock quanto desejados.
Observe, porém, que se ciclos de ADM muito longos forem utilizados, e se está utilizando memórias dinâmicas, o
controlador externo deverá realizar também a função de refreseamento. Esta situação só ocorre se blocos de dados
muito grandes são transferidos sob o controle de ADM. Note também que durante um ciclo de pedido de barra a CPU
não poderá ser interrompida nem por um sinal INT nem por um sinal NMI.




Ciclos de entreda ou salda

Figura 2



Ciclos de entrada/salda com estados de espera

Figura 3A




Ciclo de pedido/reconhecimento de berre

Figura 4


CICLO DE PEDIDO/RECONHECIMENTO DE INTERRUPÇÃO

A figura 5 ilustra os tempos associados a um ciclo de interrupção. O sinal de interrupção (INT) é amostrado pela CPU na transição positiva do último clock do final de qualquer instrução. O sinal não será aceito caso os flip-flops internos de habilitação de interrupção (controlados por software) não estiverem ativados ou se o sinal BUSRQ estiver ativo. Quando o sinal é aceito, um ciclo M1 especial é gerado. Durante este M1 especial, o sinal IORQ fica ativo (no lugar do MREQ normal) para indicar que o dispositivo que interrompeu pode colocar, na barra de dados, um vetor de 8 bits. Observe que 2 estados de WAIT são automaticamente inscridos neste ciclo. Estes estados são adicionados para que um esquema de prioridade de interrupção por transição possa ser facilmente implementado. Estes dois estados permitem tempo suficiente para os sinais de transição estabilizarem e identificarem qual o dispositivo de E/S que deverá inserir o vetor de resposta.




Ciclo de pedido de Interrupção/reconhecimento Figura 5

As figuras 5A e 5B mostram como um contador programável pode ser utilizado para extender o tempo de reconhecimento de interrupção. (Configurado para acrescentar 1 estado de 1 WAIT).



Tempo de reconhecimento de interrupção estendido com estado de espera (Wait)
Figure 5A.




Cido de padide/reconhecimento com um retado de Wari adicional Figura 58


RESPOSTA A INTERRUPÇÃO NÃO MASCARÁVEL

A figura 6 dustra o ciclo de pedido/reconhecimento de uma interrupção não mascarável. Este sinal (NMI) e amostrado no mesmo instante que o sinal de interrupção, mas esta linha tem uma prioridade maior que a interrupção normal e eta não pode ser desabilitada por software. Sua função usual é permitir uma resposta imediata a importantes eventos, tais como uma falha de alimentação indinente. A resposta da CPU a uma interrupção não mascarável é similar a uma operação de leitura de membria. A única diferença existente é que o conteúdo da barra de dados é ignorado enquanto o processador armazena automaticamente o valor de PC na pilita externa e pula para a posição 0066 µ. A rotina de tratamento da interrupção não mascarável deverá começar nesta posição se ela estiver sendo usada.

SAÍDA DE HALT (PARADA)

Sempre que uma instrução de HALT for executada, a CPU começará a executar NOP's até que uma interrupção seja enviada (tanto ama não mascarável quanto uma mascarável enquanto o llip-flop de interrupção estiver ativo). As duas linhas da interrupção são amostradas na transição positiva do clock do estado T_a como mostrado na figura 7. Se uma interrupção, mascarável ou não, for recebida e os flip-flops de interrupção estiverem ativos, o estado de HALT será terminado na próxima transição positiva do clock. O ciclo seguinte será um ciclo de reconhecimento de interrupção correspondente ao tapo de interrupção recebida. Se ambas forem recebidas ao mesmo tempo, então a não mascarável será reconhecida, pois tem maior prioridade. O objetivo de se executar instruções de NOP durante o estado de HALT é manter os sinais de restauração da memória ativos. Cada ciclo no estado de HALT é ciclo M1 normal (busca) exceto que os dados recebidos da memória são ignorados e uma instrução de NOP é forçada internamente para a CPU. O sinal de recolhimento de HALT fica ativo durante este tempo para indicar que o processador está em estado de HALT.





APÉNDICE E3

SUMÁRIO DO CONJUNTO DE INSTRUÇÕES

ADC III., ss Soma com Carry, par de reg. ss com HL.
ADC A, s Soma com Carry operando s com Acum.

ADD A. D Soma valor n ao Acum. ADD A. T. Soma Reg. 1 30 Acum. Soma posição (HL) ao Acum. ADD.A. (HL) ADD A. (IX+d) Soma posição (1X + d) ao Acum. $ADD_A(IY + d)$ Soma posição (IY + d) so Acum. ADD HL. SS Soma par de Reg. ss a HL. ADD IX. pp Soma par de Reg pp a IX ADD IY. 11 Soma par de Reg. rr a IY.

AND s "E" Lógico do operando s com Acum.

BIT b, (HL) Testa bit b da posição (HL).

BIT b, (IX + d) Testa bit b da posição (IX + d).

BIT b, (IY + d) Testa bit b da posição (IY + d)

BIT b, r Testa bit b do Reg. R.

CALL cc, nn Chama sub-rotina na posição un se a condição ce for verdade.

CALL un Chamada de sub-rotina incondicional na posição un.

CCF Complementa o Carry.

CP's Compara operando s com Acum.

CPD Compara posição (HL) com Acum, decrementa HL e BC e repete até que BC = 0.

CPI Compara posição (HL) com Acum. Incrementa HL e decrementa BC.

CPIR Compara posição (HL) a Aum.

Incrementa HL, decrementa BC e repete até BC = 0.

CPL Complementa Acum.

DAA Ajuste decumal no Acum.

DEC m Decrementa operando m.

DEC IX Decrementa IX.
DEC IY Decrementa IY.

DEC ss Decrementa par de Reg. ss. DI Desabilita interrupções.

Decrementa B e desvia relativo se B # 0. DINZe Habilita interrupções. EI Troca a posição (SP) com HL. EX (SP), HL Troca a posição (SP) com IX. EX (SP), IX Troca a posição (SP) com IY. EX (SP), IY Troca o conteúdo de AF com AF EX AF, AF' Troca o conteúdo de DE com HL. EX DE, HL Troca o conteúdo de BC, DE e HL com os de BC', DE' e HL' respectivamente. EXX PARADA (espera por int. ou reset). HALT Configura modo de interrupção 0, IMA Configura modo de interrupção 1. IM i Configura modo de interrupção 2. IM 2 Carrega o ACUM com entrada do dispositivo (n). IN A. (n) Carrega Reg. r com entrada do dispositivo (c). IN R. (c) Incrementa postcilo (HL) INC (HL) Incrementa IX INC IX Incrementa posição (IX + d). INC (IX+d) INC IY Incrementa IY Incrementa posição (TY + d). INC (IY + d) Incrementa Reg. r. INCT Incrementa par de reg, sv. INC 88 Currega posição (HL) com entrada da porta (c) e degrementa HL e B. IND Carrega posição (HL) com entrada da porta (c), decrementa HL e B, repete até B = 0. INDR Carrega posição (HL) com entrada da porta (c), incrementa HL e decrementa B. INI Carrega posição (HL) com entrada da porta (c), incrementa HL, decrementa B e repete até INTR H=0.Desvio incondicional para (HL). JF (HL) Desvio incondicional para (DX). JP (IX) Desvio incondicional para (IY). JP (IY) Desvio para posição un se a condição co for verdade. JP cc, nn Desvio incondicional para posição na. JP nn Desvio relativo para PC + e se Carry = 1. JP C.e. Desvio relativo incondictional pain PC + e JR 8 Desvio relativo para PC + e se Carry = 0. JP NC. e Desvio relativo pum PC + a se Z = 0. JP NZ, e Desvio relativo para PC + e sc Z = 1 JR Z.e Carrega Acum, com posição (BC). LDA, (BC) Carrega Acum. com posição (DE). LDA. (DE) Carrega Acum, com Reg. I. LDA.I Carrega Acum, com posição (nn). LDA (nn) Carrega Acum. com Reg. R. LDA. R Carrega posação (BC) com Acum. LD (BC), A Carrega posição (DE) com Acum. LD (DE), A Carrega posição (HL) com valor n. LD (HL), n Carrega par de Reg, dd com valor nn. LD dd, no Carrega HL com posição (nn). LD HL. (nn) Carrega posição (HL) com Reg. 1. LD (HL), t Carrega Reg. I com Acum. LD LA Carrega IX com valor na. LD IX, nn Carrega posição (IX + d) com valor n. LD (IX+d), n Carrega posição (IX + d) com Reg. r. LD (IX+d), r Carrega IY com valor un. LD IY, nn Carrega IY com posição an. LD IY, (nn) Carrega posição (IY + d) com valor n LD(IY+d), nCarrega posição (IY + d) cum Reg. t. LD (IY+d), r Carrega posição (nn) com Acum LD (nn), A Carrega posição (nn) com par Reg. dd.

LD (nn), dd

LD (nn), HL

Carrega posição (nn) com HL.

LD (nn), IX
Carrega posição (nn) com IX.
LD (nn), IY
Carrega posição (nn) com IY.
LD R, A
Carrega Reg. R com Acum.
LD r, (IIL)
Carrega Reg. r com posição (IIL).
LD r, (IX + d)
Carrega Reg. r com posição (IX + d).
LD r, (IY + d)
Carrega Reg. r com posição (IY + d)
Carrega Reg. r com valor n.
LD r, r'
Carrega Reg. r com Reg. r'.

LD r, r' Carrega Reg. r com I
LD SP, III. Carrega SP com IX.
LD SP, IX Carrega SP com IX.
LD SP, IY Carrega SP com IY.

LDD Currega posição (DE) com posição (HL), decrementa DE, HL e BC.

LDDR Carrega posição (DE) com posição (HL), decrementa DE, HL e BC. Repete até BC = 0.

LDI Carrega posição (DE) com posição (HL), incrementa DE, HL e decrementa BC.

LDIR Carrega posição (DE) com posição (HL), incrementa DE, HL e decrementa BC. Repete até BC = 0.

NEG. Nega Acum. (complemento A2).

NOP Não opera.

OR s "OU" lógico entre operando s e Acum.

OTDR Carrega porta (c) de saída com posição (HL), decrementa HL, decrementa B e repete até B = 0.
OTIR Carrega porta (c) de saída com a posição (HL), incrementa HL, decrementa B e repete até B = 0.

OUT(c), r Carrega porta (c) de saida com Reg. r.
OUT(n), A Carrega porta (n) de saida com Acum.

OUTD: Carrega porta (c) de saída com posição (HL), decrementa HL e B.

OUTI Carrega porta (c) de saida com posição (HL), incrementa HL e decrementa B.

POP IX Carrega IX com o topo de pilha.
POP IY Carrega IY com o topo da pilha.

POP qq Carrega par de Reg, com o topo da pilha.

PUSH IX Carrega IX na pdha.
PUSH IY Carrega IY na pdha.
PUSH as Carrega IV na pdha.

PUSH qq Carrega par de Reg. na pilha RES b, m Limpa bit b do operando m. RET Retorno de sub-rotina.

RET cc Retorno de sub-rotinu se a condição ce for verdade.

RETI Retorno de interrupção.

RETN Retorno de interrupção não muscaravel.

RL m Giro à esquerda com carry do operando m.

RLA Giro à esquerda do acumulador com carry.

RLC (IIL) Giro à esquerda circular da posição (IX + d).

RLC (IX + d) Giro à esquerda circular da posição (IX + d).

RLC r Giro à esquerda circular do Reg. r.
RLCA Giro à esquerda circular do Actum:

RLD Giro de digito à esquerda e à direita entre Acum, e posição (HL).

RR m Giro à direita do operando m com carry.
RRA Giro à direita do Acum, com carry.
RRC m Giro à direita circular do operando m.
RRC A. Giro à direita circular do Acum.

RRD Giro de dígito à direita e à esquerda entre Acum, é posição (HL).

RST p Restart para posição p.

SBC A, a Subtrai operando a do Acum, com carry.
SBC HL, sa Subtrai par de Reg, sa de HL com carry.

SCF Ativa o carry (C = 1). SET b. (HL) Ativa bit b de posição (HL). SET b. (IX + d) Ativa bit b da posição (IX + d). SET b. (IY + d) Ativa bit b da posição (IY + d).

SET b, r Ativa bit b do Reg, r.

SLA m Deslocamento aritmético à esquerda do operando m.
SRA m Deslocamento aritmético à direita do operando m.

SRL m
SUB s
Subtrai operando s do Acum.
SUB s
YOU EXCLUSIVO" entre operando s e Acum.

GLOSSÁRIO

- Acopiador acústico Um dispositivo que permite um terrenal ser conectado ao computador via uma linha telefonica.

 Ele é conectado ao aparelho telefónico.
- Acumulador Um registro temporário onde os resultados dos cálculos podem ser armazonados pelo processador central. Um ou mais acumuladores podem fazer parte da unidade lógica aritmética.
- Algoritmo Uma solução passo a passo para um problema, em um número de passos finito. Um procedimento específico para alcançar um resultado desciado
- Armazenamento de massa Discos flexíveis, cassetes ou fitas usados para armazenar grandes quantidades de dados.

 Menos accesível, porém maior do que a memoria principal.
- Arquivo Um conjunto de registros de gravação relacionados, tratados como uma unidade.
- ASCII "American Standard Code for Information Interchange". Código padrão de 7 bits amplamente utilizado.

 Também conhecido como USASCII; a IBM usa o EBCDIC, que tem 8 bits.
- BASIC "Beginner's All-purpose Symbolic Instruction Code" Linguagem algébrica desenvolvida no Dartmouth College. Essa linguagem é de simples aprendizado e utilização.
- Binário Um sistema de numeração baseado em múltiplos de dois, usando os dígitos () e 1.
- Bit Abreviação de digito binário. Um único elemento em um número binário tanto um 0 como um 1. Os bits são representados num microcomputador pelo estado do chaveamento eletrônico que pode ser "ligado" ou "desligado". Quatro bits formam um nibble e oito bits formam um byte.
- Bit mais significativo O dígito binário ocupando a posição mais à esquerda em um número ou palavra, normalmente 2º ou 128.
- Bit menos significativo O dígito binário ocupando a posição mais à direita em um número ou palavra, Let 2º ou 1.
- Byte Um grupo de bits adjacentes, normalmente olto bits, que é operado como sendo uma unidade pelo processador central.
- Clock Um dispositivo que gera pulsos reguladores e que sincroniza os eventos através de um microcomputador.

- COMS "Complementary Metal-Oxide Semiconductor". Uma remologia que combina a densidade de componente do MOS (PMOS) canal p e a velocidade de MOS (NMOS) canal n. O consumo de potência é muito baixo.
- Compilador Um programa que transforma uma linguagem de programação em alto nível em linguagem de máquina.

 Pode produzir várias micronistruções para cada instrução de alto nível, se contrário do montador que transforma litem para item. Quando se usa um compilador, não se pode alterar um programa sem recompilá-lo depois.
- Digital Pertinente a números inteiros discretos numa determinada base que pode expressar todas as variáveis que ocorrem num problema. Representado eletronicamente por 2 (binário) até 16 (hexadecimal) estados até o momento. Contrasta com o analógico, que se refere a um alcance contínuo de quantidades de tensão ou de corrente.
- Dupla densidade Metodo de dobrar a densidade de bits nos meios magnéticos de armazenamento.
- EBCDIC Codigo de 8 bits da IBM, similar ao ASCII.
- Editor Um programa que rearrams textos. Permite a adição ou deleção de símbolos e alterações de formato.
- EIA RS 232 C Interface padrão para transmissão social de dados que não é sincrona com o processador central.
- Endereça Um número identificador ou em rotulo para posições na memoria.
- EPROM "Erasable Programmable Read-Only Memory". Uma PROM que pode ser apagada e reprogramada. Algumas EPROMs tem uma janela de quartzo em cana do chap, os dados podem ser apagados pela exposição à luz adtravaoleta intensa, outras EPROMs podem ser apagadas eletricamente.
- Fiag (Bandeira) Um bit vinculado a uma paravra para identificação ou para sinalização de alguma condução. Os microprocessadores típicos possuem fiags para os estados de carry, zero, smal, transbordo e semi-carry.
- FSK "Frequency Shift Keying". Técnica de transformar bus em chas frequencias diferentes representando i) e I para transmissão em linhas telefonicas e de rádio. O dispositivo de interface é chamado de modem.
- Hard-Copy Saida impressa em papel.
- Hardware Os componentes fracos, perifericos, ou outros equipamentos que compoem um computador. Contrasta com software.
- Hexadecamal Um estema de numeração bascado em miltiplos de 16 esanço os caracteres de 0 a 9 e de A a F. Por exemplo. OB em hexadecimal equivale a 00001011 em binário. Um byte pode ser codificado em exatamente 2 simbolos hexadecimais.
- Instrução Um passo de um programa que define uma operação juntamente com o(s) endereço(s) de qualquer dado necessário para esta operação.
- Interface Uma fronteira comum entre dois xistemas ou dispositivos. Ou hardware ou software necessários para interconectar duas partes de um sistema.
- Interrupção Uma paralização na execução de um programa normalmente ocasionada por um sinal de um dispositivo externo
- Kansas City Standard Refere-se a um podrão para gravações em fita cassete de dados EIA-RS-232 C. Oito ciclos de 2400 Hz formam um 1 e quaixo ciclos de 1200 Hz formam um 0.
- LIFO "Last in-First Out" Método de acessos à entrada mais recente, e depois à próxima mais recente, e assim por diante. Em portugués: "Últano a entras, primeiro a sair".
- Light pen dispositivo fotossensível que pode ser usado para alterar a tela de um TRC gerando um pulso no ponto de contato.
- Linguagem de alto nível Uma linguagem de programação que é relativamente independente do montador e da linguagem de máquina. A gramática frequentemente imita o linglês e necessita de um compilador ou interpretador para convertê-la para código execurával Exemplos: BASIC, FORTRAN, COBOL, ALGOL, PL/M, APL.
- Linguagem de máquina Conjunto de inteiros binários que podem ser diretamente executados como instruções pelos microcomputadores sem interpretação prévia.

- Memória Dispositivo de armazenamento de informações binárias.
- Memória dinámica Armazenamento de dados em chips dinámicos, onde o armazenamento de uma pequena carga indica um bit. Devido à perda destu carga com o tempo, as memórias dinámicas devem ser periodicamente restauradas.
- Memória programável Armazenamento no qual o acesso a novas informações é independente do endereço previamente examinado.
- Memória só de leitura Read+Ordy Memory (ROM) Armazenamento que não pode ser alterado. A informação é escrita durante a fabricação.
- Microcomputador Um pequeno sistema de computador capaz de realizar um repertório básico de instruções. Inclui um processador central, frequentemente contido num único chip, memória, dispositivos de E/S e fonte de alimentação.
- Microprocessador Um processador central num único chip. Um processador completo num chip, fabricado utilizando-se técnicas de fabricação de microminiaturas, conhecidas como LSI (Large Scale Integração em alta escala).
- Modem MOdulador-DEModulador. Dispositivo que transforma dados binários em frequências apropriadas para transmissão através de linhas telefônicas.
- Monitor Um programa que controls a operação de rotous básicas para otimizar o tempo do computador.
- Montador Um programa que converte instruções simbólicas em macroinstruções de máquina.
- Octal Um sistema de numeração baseada em múltiplos de oito usando os dígitos de 0 a 7. Atualmente bastante superado pelo sistema hexadecumal.
- Pacote de ponto flutuante Conjunto de rotina de software que permite a alguns microcomputadores realizarem aritmética de ponto flutuante sem a adição extra de hardware.
- Painel traseiro Uma placa equipada com conectores interconcetados por barras nas quais os módulos que compõem um computador podem ser insendos. Também conhecido como placa de interligação ou placa-mãe.
- Palayra Um conjunto de bits que ocupa uma posição de armazenamento e é tratada como uma unidade. Pode ter qualquer número de bits, mas usualmente tem 4. 8 ou 16 bits.
- Paridade Um bit extra que indica se uma palavra de computador possoi um número par ou impar de is. Usada para detectar erros.
- Periférico Qualquer parte do equipamento, normalmente um dispositivo de E/S, vinculado ao processador central.
- Pilha Uma técnica de apresentação de programa sequencialmente. Uma pilha é uma estrutura LIFO controlada por instruções de PUSH e POP.
- Processador central O processador central controla a operação de um microcomputador. O processador central pode buscar e annazanar dados e instruções da memória.
- Processador de palavra Um editor de textos que permite ao usuário modificar o texto: formatos, livros, cartas e relatórios.
- Registro Um dispositivo de memória, acessível diretamente pelo processador central, usado para o armazenamento temporário de uma palavra de computados durante operações aritméticas, lógicas ou de entrada/saída.
- S-100 Uma barra de 100 pinos usada no popular sistema 8080/Z80.
- Sistema de desenvolvimento Um sistema de microcomputador que possui todo o equipamento relacionado para o desenvolvimento de hardware e de software.
- Sistema Operacional Software que opera os recursos de hardware de um microcomputador. O sistema operacional pode fazer escalonamento, depuração, controle de E/S, contabilização, compilação, designação de armazenamento e gerenciamento de dados.

- Software Programas que traduzem linguagens de alto nivel em linguagem de máquina, tais como, compiladores, sistemas operacionais, montadores, geradores, rotinas de bibliotecas e editores.
- Terra Ponto de referência elétrica de um circuito
- Tiny Basic Basic pequeno Linguagem de programação BASIC reduzida a uma forma simples que permite aritmética com interros e algumas operações com cadeias. O Tiny Basic normalmente ocupa 4 kg ou menos bytes de meniória.
- TRC Tubo de Ratos Catódicos. Um tubo eletrónico a vácuo que pode ser usado como uma tela gráfica. Também é usado como referência a terminais que incorporam um TRC. Em inglês CRT.
- Tri-State (três-estados) Capacidade de exesta em três estados lógicos 0 (baixo), 1 (alto) e um estado indéfinido (alta-impedância), i.e., flutuando.
- UART Transmissor Receptor Assinctiono Universal. Um transmissor que converte série para paralelo e vice-versa.

ÍNDICE ANALÍTICO

Acesso direto a memória (ADM), 101, 131	CCF, 61
Acumuladores, 25, 31	Chaveamento de Frequência (FSK), 146
ADC, 52, 64	Ciclos de máquina, 28, 94
ADD, 49, 64	Circuitos
Analisadores lógicos, 94, 96, 101	complexidade, 20, 22
ASC II, 130, 132, 133, 135, 139, 140, 208	integração, 10, 23
BASIC, 132, 176	layouts, 14
Binário Codificado em Decimal (BCD), 30, 62, 177	proteção, 10
BIT, 77	reset, 97
Bits	Clocks, 94, 110
flag, 30	passo-a-passo, 95, 113
mais significativo (MSB), 177	período, 95
manipulação, 30, 78	tempo-real, 199
menos significativo (LSB), 177	teste, 113
start e stop, 139	Código de operação, 27
Buferização, 100	COM&046, 211
via de dados, 102	COM2017, 211
via de endereço, 101	Comunicação, 139
Bytes, 30	ussincrona, 140, 142
Caracteres, 203	niveis de sinal, 139
formato, 204	padrão, 144
CALL, 85, 150	paralela e serial, 139
Capacitáncia, 14	software, 149
Capacitores, 2, 4 - 6, 98	Considerações térmicas, 15
by pass, 14	Controladores, 176
constante de tempo, 6	Conversores
entrada, 14	analógico/digital, 177, 181
filtro, 2, 4, 14	analógico/largura de pulso, 181
fator de ripple, 4	aproximeção sucessiva, 186
temanho, 5	contedor de rampa/binário, 183
tempo de carga, S	3 1/2 digitos AC/DC, 190
Carry, 25	software, 196
flag, 52, 80	digital/analógico, 177
Cassete, 120, 130, 145	celibragem, 179
interface, 120, 146, 148	multiplicação, 178
padrão KANSAS CITY, 145	R-2R, 177
software, 149	resistor de peso, 177

Correntes, 5 - 6	portas, 98, 109 - 112
CP, 58	registros, 94
CPD, 48	teste, 124 - 125, 128
CPDR, 49	Espera, 28, 95
CP1, 48	EX. 45
CPIR, 48	EXX, 45
	Fan out, 101
CPL, 61	Later and Account
CRT8002, 274	Farads, 5
CRT5027, 265	Flags, 32
Curto-circuito, 17	carry (c), 52, 82
Custo, 23	condição, 32
DAA, 62	status, 30
Dados, 21, 30, 114, 118	zero (z), 77, 83
aquisação, 189, 194	Flip-flops, 95, 133
ASCII, 135	Fontes de alimentação, 1, 15
comunicação, 139	Pusiveis, 17
formato, 30	HALT, 28, 63
	HP 7340, 135
taxs, 142, 146, 208	
DEC, 60, 67	IM, 63
Decodificação	TN, 88, 123
B/S, 94, 103 - 105, 109	INC, 58, 66
hexadecimal, 135	IND, 89
memória, 95, 103 - 106, 112	INDR, 90
teste, 113	Indutência, 14
Demultiplexadores, 109, 197	DNf, 88
Desvio	INIR, 89
condicional, 82	Instruções, 20
incondicional, 82	scitmétics e lógics, 29
DI, 63	8 - bit, 49
	16 - bit, 64
DINZ, 85	
Diodos, 2, 5 - 6, 98	propósito geral, 61
pontes, 4 - 5, 16	chamada e retorno, 30, 85, 150
alimo, 2	ciclo, 94
zener, 8, 10	ciclo de husca (fetch), 27, 95
Diodos emissores de luz, 96, 122	controle da CPU, 30, 61
Dissipação de potência, 3, 15	entrada/saida, 30, 88, 90, 124 - 125
Dissipadores, 16	execução, 95
Drivers	formato, 30
led. 96	jump, 30, 78
mostradores, 96	load, 29
via, 96	8 bit, 33
	16 - bit, 38
E, 32, 55	manipulação de bits, 30, 74
EI, 63	
8080A, 23, 29, 94	passo-a-passo, 95
8212, 102	teste, 104
Endereçamento, 28, 31 - 32, 100, 106	POP, 44
capacidade, 30	procura e transferência de bloco, 29, 45
roals significative, 30	push, 43
raenos significativo, 30	restart, 158
Entrada, 21, 88, 123	rotação e deslocumento, 29, 67
filtros, 2, 3	tipos, 29
Entrada/Saida, 120, 128	280. 31
TORRORANIA CONTROL CONTROL OF THE CO	Interfaces
decodificação, 94, 109	cassete, 145
teste, 113	sintonia, 146 - 148
escrita, 108	
instruções, 30, 88	clock, 200
leitura, 108	RS-232C, 203
nedidos 30 108	serial, 130, 139, 143

3 1/2 dígitos AC/DC, 190 teste, 196	Monitores (veja também software), 115, 119, 135, 149, 168 entrada de teclado, 159
Interrupção, 28, 63, 87	entrada/saida serial, 149, 153 - 155
endereço de página, 27	execução, 149, 152, 165
não mascarável, 28, 87	mostra e troca memória, 149, 151, 164
JP, 81	mostra e troca registros, 149, 152, 165
JR, 79, 82	partida fria, 149
KR2376, 211	partida quente, 149 - 150, 156
LD, 34	reconhecimento de comando, 158
LDD, 47	restart, 158
LDDR, 47	UART, 153
LDI, 46	Mostradores
LDIR, 46	diedo emissor de luz (LED), 96, 122, 130, 135, 151
Lógica ITL, 95, 100, 208	hexadecimal, 135
cargas, 96	octal, 135
niveis, 141	tubo de raios catódicos (TRC), 130, 139, 203
saidas, 139, 145	vídeo, 122, 176, 203
	visual, 130, 135
Memória, 21, 30, 94, 114	Multiplexadores, 22, 118
acesso direto à memória, 100	NEG, 61
armazenamento, 114, 123, 145	NOP, 28, 30, 62
bancos, 112, 118	Nyquist, 188
conteúdo, 32	Ondas senoidais, 2
decodificação, 94, 108, 112	Operandos, 33
teste, 113	OR (OU), 32, 56
dināmica, 117	Osciloscópio, 94, 96
endereço, 30, 100, 112	OTIR, 91
EPROM, 114, 116, 150	OUT, 90, 123
apagadores, 118	OUTD, 92
programadores, 168	OUTDR, 92
automático, 169	OLTI, 91
manual, 168	Padrifo Kansas City, 145
escrita, 28, 95, 108	The state of the s
ciclos, 118	Paridade, 25
estática, 118	Pascal, 176
leitura, 28, 94, 108	Pedidos, 108
ciclos, 118	entrada/saida, 108
lents, 95	escrita, 108
mapeamento, 118	leitura, 108
página, 203	memória, 108
pedido, 28, 119	Periféricos, 120, 130 - 131, 149
posição, 26	Pilhas, 26, 30, 42, 85, 150
programável, 25, 112	Pontes de onda completa (veja também Retificadores), 2, 5
RAM, 114, 117	POP, 44
refresh, 28, 117	Portas, 30, 88, 100, 104, 108, 128, 136, 176
ROM, 112, 114, 168	Processador de aplicação Z80 (PAZ), VII, 1, 94
gerador de caracter, 203	teste, 124, 125
programável, 114	Processador central (veja também Microprocessadores) 20 - 24, 25
	arquitetura, 25
Microcomputadores, 21	controle, 27, 30
construção, VII, 25, 94	registros, 26, 28
definição, 20	sincronização, 97
placa, 176	status, 30
projeto, 20, 25	tempos, 128
sistema, 21	testes, 95
Microprocessadores (veja também Processador central), 20	Programas
arquitetura, 20, 25	depuração, 150
definição, 21	desenvolvimento, 150
Z80, 23 - 24, 25	Proteção de sobretensão, 17

Push, 43	Seção de controle, 21
Razão de amostragem, 186, 188	6502, 23
Refresh, 28, 117	6800, 23
Refrigeração, 16 - 17	Seleção de integrados, 118
Registros, 25-27	SET, 79
acumulador (A), 25 - 26, 31	78H05, 11, 16
	7812, 11
apontador de pilha (stack pointers), 26, 46, 150	
contador de programa (PC), 26, 30, 81 - 87, 152	7912, 11
conteúdo, 32	Sinal, 25
16 - bit (BC, DE, HL), 26	Sistemas operacionais, 150
endereço de página de interrupção (1), 27	SLA, 73
Flag (F), 25, 30	Software (veja também Monitores), 23
Index (IX, IY), 27	monitor, 149
instrução, 27	passo-a-passo, 95
mostra e troeu, 152, 154	SRA. 74
8 - bit (B, C, D, E, H, L), 26, 114	SRL, 75
pares, 26, 31, 38	SUB, 53
principal e alternado, 26	Sub-rotinas, 26, 85, 119
proposito especial, 26	Teclado, 115, 120, 130
proposito geral, 26	ACSH, 130, 135
refresh de memoria (R), 27	bounce, 133
sets, 75 - 26	codificadores, 132 - 133, 211
stack pointers (SP) (apontador de pilha), 26, 46, 150	hexadecimai, 133
Reguladores, tensão (voja Tensão, reguladores)	software de entrada, 159
	Temporizadores, 131
RES, 80	Terminais, 203
Resets, 63, 97, 150	
automático, 97, 98	Tensão de pico inverso, 4
manual, 97	Tensdes
teste, 104, 125	corgas, 5
Resistência, 4, 6, 15	comparadores, 7 - 8
série, 6, 8	corrente alternada, 1
térmica, 16	corrente continua, 1
Resistores, 19, 177	elemento de controle, 7
escuda, 177	entrada/saida, 7, 14
viirid vol., 8	formas de onda, 2-3
Resolução, 177, 180, 189	ondas senoidais, 2
Retificadores (win também Pontes de onda completa), 6, 14	pico, d. 14
onda completa, 2, 6	pico inverso, 6
ponte, 2, 4, 16	quedas, 2, 5, 11, 14
SCR, 17 - 18	referência, 7, 10
RET, 86	reguladores, 1, 2-4, 7-15
RETI, 87	escolha, 10
RETN, 87	wirte, 8
RL, 71	sobrecarga, 10,
RLA 68	três terminais, 9 - 10
RLC, 69	RMS, 2, 7
	ripple, 3 - 5, 15
RLCA, 67	transientes, 6
RLD, 76	
RR, 72	VCA, 1-2
RRA, 68	Terra, 15
RRC, 73	comum, 14
RRCA, 68	ponto único, 15
RRD, 77	teferência, 11
RS-232C, 144, 213	vius, 15
RST, 87, 150	Testes
Saida, 21, 88, 123	dinămico, 125
SBC, 54, 65	estático, 124
SCF, 62	Transbordo, 25

drivers, 98, 103 Transformadores, 1 - 6 testes, 104 Transistores, 8, 18 endereços, 30, 88, 100, 106, 112 faixa larga, 14 estruturas, 22 FAMOS, 116, 168 potência, 100 série, 10 tensão, 17 UART, 139, 211 2114, 119 diagnóstico, 153 2102A, 119 pinagem, 140 2716, 115, 168 saida, 145 2708, 115, 168 Unidade Lógica e Aritmética (ULA), 21 - 22, 27 Voltimetros, 96, 179, 190 Vias, 23 XOR, 57 arquitetura, 25 bidirecional, 21, 102, 106 ZERO, 26 flag. 77, 82 buferização, 100 Z80, 24, 25 controle, 102 estrutura da via, 24 sinais, 103 instruções, 31 testes, 104 pinagem, 27 dados, 21, 30, 88, 102, 116 via e lógica de controle, 94

CADASTRO PARA MALA DIRETA Favor preencher todos os campos

	UP: CER. FONE;	SEXO: F M NASCIMENTO: AND AND AND AND AND AND AND AND AND AND	6. Utiliza microcomputador: (1Não (1Sim) (1			S. Controls Gualidade Gualidade G. Panologia Autoria: Stare Ciareta Autoria: Stare Ciareta Norm demonstrade 12. Eng. Medicina MAKRON Buoks do Brasil Editora Ltda Norm demonstrade MAKRON Rea Tabagua, 105 - Itain Bbi - SP				
NOME had abreviari:	END RESIDENCIAL	CIDADE:	EMPRESA	1. Cargos ()1. Digitador ()2. Program ()3. Analusta ()4. Supervi ()5. Gerente ()6. Director	-	S. Eu geralmente, compro livros; 1. Em livrarias	4. Costumo comprar em média, a seguinte quantidade delivros por ano:	c 2 Negotios	() 10. Eng. Civil () 11. Eng. Eletrônea	() 13. Eng. Química () 14. Písica () 15. Matemática () 16. Outras (especificar):

Outros Livros na Area:

Castlewitz Visicalc

Distefano Sistemas de Retroação e Controle

Fox/Fox Iniciação ao Basic

Gifford Diskguide - Guia de Referêncie - APPLE II

Gottfried Programação com Basic Hogan CP/M - Guia do Usuário

Hurley Programação TK-82/TK-83/TK-85/CP 200 Ingraham Diskguide - Guia de Referência - CP/M

Osborna A Nova Revolução Industrial - Na Era dos Computadones

Osborne Introdução aos Microcomputadores
Osborne Introdução aos Microprocessadores

Poole APPLE II — Guia do Usuário Poole Programas Práticos em Basic Poole Programas Usuais em Basic

Poole Programas Usuais em Basic - APPLE II
Poole Programas Usuais em Basic - TRS-80
Peckham Manual de Basic para o APPLE II
Scheid Computadores e Programação

Scheid Introdução à Ciência dos Computadores
Taub Circuitos Digitais e Microprocessadores

Tremblay Ciência dos Computadores

Verzello Processamento de Dados, Vols. I e II

Wilson Diskguide - Guia de Referencia - Visicalo

